一、实验目的 l．掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2．学会 CMOS 集成门电路主要参数的测试方法 二、实验原理 1．CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个集成电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路，CMOS 集成电路的

1、时序逻辑电路的特点、功能表示方法、分类； 2、时序逻辑电路基本分析方法、设计方法； 3、常用时序逻辑电路

1、组合逻辑电路的特点、分析方法和设计方法 2、各种常用典型组合逻辑电路的工作原理和使用方法 3、组合逻辑电路的竞争冒险现象

一、在括号内填入“√”或“×”,表明下列说法是否正确。 (1)若放大电路的放大倍数为负,则引入的反馈一定是负反馈。() (2)负反馈放大电路的放大倍数与组成它的基本放大电路的放大倍数量纲相同。()

14-1拉普拉斯变换的定义 14-2拉普拉斯变换的基本性质 14-3拉普拉斯反变换的部分分式展开 14-4运算电路 14-5应用拉普拉斯变换法分析线性电路 14-6网络函数的定义 14-7网络函数的极点和零点 14-8极点、零点和冲激响应 14-9极点、零点和频率响应

二极管应用电路；BJT和FET工作原理；小信号模型

6.1.1某集成运放的一单元电路如图题6.1.1所示,T、T2的特性相同,且BJT的B足够 大,问:(1)T、T2和R组成什么电路?在电路中起什么作用?(2)写出Ie和Ie2的表达式。 设|Vm|=0.7V,Vc和R均已知

（1）组合逻辑电路的概念 （2）组合逻辑电路的分析及设计方法。 （3）编码器、译码器等中规模集成电路的逻辑功能、使用方法和应用 （4）组合逻辑电路的竞争与冒险现象

一、把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 二、译码器就是把一种代码转换为另一种代码的电路

6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例