第四章组合逻辑电路 ■组合逻辑电路的分析 ■译码器( Decoder) 数据选择器 ■运算器(算数逻辑单元ALU)
第四章 组合逻辑电路 ◼ 组合逻辑电路的分析 ◼ 译码器（Decoder) ◼ 数据选择器 ◼ 运算器（算数逻辑单元 ALU）
组合逻辑电路的分析 逻辑图 级输 B 入 e k 出到 逻辑表 Y=AB 达式 化(2 Y=BO Y=YY2Y3=AB BC AC 最简与咸 衰达式 y=AB+bC +ca
A B C Y & & & & 逻辑图 逻辑表 达式 1 1 最简与或 表达式 化 简 2 Y1 = AB Y2 = BC Y3 =CA 1 Y Y2 3 Y Y 2 Y = AB+ BC +CA 从 输 入 到 输 出 逐 级 写 出 Y =Y1 Y2 Y3 = AB BC AC 组合逻辑电路的分析
最简与或 Y=AB+BC+CAl 表达式 3 AB C Y 当输入A、B、 000 C中有2个或3 个为1时,输 真值表 001 出Y为1,否 010 0(4)则输出Y为0 所以这个电路 1今实际上是一种 电路的遇 3人表决用的 辑功能 101 组合电路:只 要有2票或3票 同意,表决就 通过
A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00010111 最简与或 表达式 3 真值表 Y = AB + BC +CA 3 4 电路的逻 辑功能 当输入 A 、 B 、 C中有 2个或 3 个为 1时，输 出 Y 为 1，否 则输出 Y 为 0 。 所以这个电路 实际上是一种 3人表决用的 组合电路：只 要有 2票或 3 票 同意，表决就 通过。 4
ABC Y 逻辑图 Y=A+B+C 逻辑表 =A+B Y =Y=Y+Y+B=A+B+C+A+B+B 达式 H2=X1+Y,+B 最简与或 Y=ABC +AB+B=Ab+B=A+B 衰达式
Y3 ≥1 ≥1 1 1 A B C Y Y1 Y2 逻辑图 ≥1 Y Y Y Y B A B C A B B Y Y Y B Y A B Y A B C = = + + = + + + + + = + + = + = + + 3 1 2 3 1 2 2 1 逻辑表 达式 例： Y = ABC + AB + B = AB + B = A + B 最简与或 表达式
真值表 电路的遇楫功能 电路的输出Y只与输入A、B AB C y有关,而与输入C无关。Y和A 000 B的逻辑关系为:A、B中只要 个为0,Y=1;A、B全为1时, 001 Y=0。所以Y和A、B的逻辑关系 010 为与非运算的关系 用与非门实现 00 Y=A+B=AB 10 110 00 ABC Y
真值表 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 A B C Y & 用与非门实现 电路的输出Y只与输入A、B 有关，而与输入C无关。Y和A、 B的逻辑关系为：A、B中只要一 个为0，Y=1；A、B全为1时， Y=0。所以Y和A、B的逻辑关系 为与非运算的关系。 电路的逻辑功能 Y = A + B = AB
41译码器 ■把代码状态的特定含义翻译出来的过程 称为译码,实现译码操作的电路称为译 码器 ■译码器就是把一种代码转换为另一种代 码的电路
4.1译码器 ◼ 把代码状态的特定含义翻译出来的过程 称为译码，实现译码操作的电路称为译 码器。 ◼ 译码器就是把一种代码转换为另一种代 码的电路
译码器的功能分类 用来表示输入变量状态全部组合的,称变量译码器 N位输入,2N输出。 常见的集成化译码器有2-4、3-8、4-16 码制译码器:如8421码变换为循环码等 3.显示译码器:控制数码管显示
译码器的功能分类 1．用来表示输入变量状态全部组合的，称变量译码器 N位输入，2 N输出。 常见的集成化译码器有2-4、3-8、4-16 2．码制译码器：如8421码变换为循环码等 3．显示译码器：控制数码管显示
41.1变量译码器 ■设二进制译码器的输入端为n个,则输 出端为2个,且对应于输入代码的每 种状态,2个输出中只有一个为1(或 为0),其余全为0(或为1 进制 译码器可以译出输入变量的全部状态, 故又称为变量译码器
4.1.1变量译码器 ◼ 设二进制译码器的输入端为n个，则输 出端为2 n个，且对应于输入代码的每一 种状态，2 n个输出中只有一个为1（或 为0），其余全为0（或为1）。二进制 译码器可以译出输入变量的全部状态， 故又称为变量译码器
1译码器的设计需求(设计步骤 CPU AO 译码器 D0~D31 YO Y1Y2Y3 「L 「L DOaD31 CS D0~D31 D0~D31 DOaD31 CS 外设0 外设1 外设2 外设3 功能A0=0,A1=0时,外设0工作信号A0=0,A1=0时,Y0=0,Y1Y2,Y3=1 级设AO=1,A1=0时,外设1工作级设 计要 计要A0=1,A1=0时,Y1=0,YOY2,Y3=1 求:A0=0,A1=1时,外设2工作求:A0=0,A1=1时,Y2=0,Y0,Y1,Y3=1 A0=1,A1=1时,外设3工作 A0=1,A1=1时,Y3=0,Y0Y1,Y2=1
1.译码器的设计需求(设计步骤 一） CPU 外设0 外设1 外设2 外设3 D0~D31 D0~D31 D0~D31 D0~D31 D0~D31 译码器 A0 A1 A0 A1 CS CS CS CS Y0 Y1 Y2 Y3 A0=0，A1=0时，外设0工作 A0=1，A1=0时，外设1工作 A0=0，A1=1时，外设2工作 A0=1，A1=1时，外设3工作 A0=0，A1=0时，Y0=0，Y1,Y2,Y3=1 A0=1，A1=0时，Y1=0，Y0,Y2,Y3=1 A0=0，A1=1时，Y2=0，Y0,Y1,Y3=1 A0=1，A1=1时，Y3=0，Y0,Y1,Y2=1 功能 级设 计要 求： 信号 级设 计要 求：
2.2-4译码器真值表和输出表达式 (设计步骤二) 定义:2-4译码器是指2输入-4输出的变量译 码器。2输入,4输出对应输入的每一种组合, 唯一只有一个输出为“0” 逻辑示意图 真值表 输出表达式 输入输出 Y。=AB A 0 A BY 000111 」Y=AB B 101011 2=AB 01110 110 Y=AB 只用与非门实现的输出表达式
2.2-4译码器真值表和输出表达式 （设计步骤二） 定义：2－4译码器是指2输入－4输出的变量译 码器。2输入,4输出.对应输入的每一种组合， 唯一只有一个输出为“0” . 真值表 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 0 0 0 1 1 1 A B Y0 Y1 Y2 Y3 输 入 输 出 只用与非门实现的输出表达式 Y0 Y1 Y2 Y3 A B 逻辑示意图 = = = = Y AB Y AB Y AB Y AB 3 2 1 0 输出表达式