第八章可编程逻辑器件 8.1概述 8.2现场可编程逻辑阵列(FPLA) 8.3可编程阵列逻辑(PAL) 8.4通用阵列逻辑(GAL) 8.5可擦除的可编成逻辑器件(EPLD) 8.6复杂的可编程逻辑器件(CPLD) 8.7现场可编程门阵列(FPGA) 8.8在系统可编程通用数字开关〔 iSpgDs) 89PLD的编程
第八章 可编程逻辑器件 8. 1 概述 *8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程
PLD的学习重点: 各种PLD在电路结构和性能上的特 点,以及它们都能用来实现哪些逻辑功 能,适用在哪些场合
PLD的学习重点： 各种PLD在电路结构和性能上的特 点，以及它们都能用来实现哪些逻辑功 能，适用在哪些场合
8.1概述 可编程逻辑器件PLD( Programmable Logic Device)是80年代发展起来的新型器 件,PLD是一种由用户根据自己的需要来设 计逻辑功能并对此器件进行编程后实现的器 件 1提高了集成度 2加快了电子系统的设计速度 3高性能 4高可靠性 5成本低
8. 1 概述 可编程逻辑器件PLD（Programmable Logic Device)是80年代发展起来的新型器 件，PLD是一种由用户根据自己的需要来设 计逻辑功能并对此器件进行编程后实现的器 件。 1.提高了集成度 2.加快了电子系统的设计速度 3.高性能 4.高可靠性 5.成本低 特点
PLD分类 PLA(Field Programmable Logic array) 低密度PLD{PAL( Programmable Array Logic) GAL(Generic Array logic) EPLD(Erasable Programmable Logic device 高密度PLD{ FPGA(Field Programmable Gate Array) CPLD(Complicated Programmable Logic device)
PLD分类 低密度PLD 高密度PLD PLA(Field Programmable Logic Array) PAL(Programmable Array Logic) GAL(Generic Array Logic) EPLD(Erasable Programmable Logic Device) FPGA(Field Programmable Gate Array) CPLD(Complicated Programmable Logic Device)
PLD的基本结构 1.基本结构框图 数据输入 输入功能 或 x→>阵阵> 输出功 列列能 数据输出
1.基本结构框图 数 据 输 入 输 入 功 能 与 阵 列 或 阵 列 输 出 功 能 数 据 输 出 { .. .. } PLD的基本结构
PLD的基本结构 组成 功能 输入功能输入缓冲器产生输入变量的原变量和反变量 与阵列 与门阵列产生输入变量的与项(乘积项) 或阵列或门阵列将与阵列输出的乘积项有选择的进 行或运算,形成与或式,实现函数 输出功能三态门 产生输出信号,提供反馈信号 寄存器
组 成 功 能 输入功能 输入缓冲器 产生输入变量的原变量和反变量 与阵列 与门阵列 产生输入变量的与项(乘积项) 或阵列 或门阵列 将与阵列输出的乘积项有选择的进 行或运算,形成与或式,实现函数 输出功能 三态门 寄存器 产生输出信号,提供反馈信号 PLD的基本结构
PLD的电路表示法: 1连接方式: 团定连接可编程连接断开连接 2.基本门电路的PLD表示法
PLD的电路表示法： 1.连接方式： 固定连接 可编程连接 断开连接 2. 基本门电路的PLD表示法
D+区.++ A B C D AA bB Pi P2 P3 Pt B A AB B (c) EN A A A EN A 图8.1.1PLD电路中门电路的惯用画法 (a)与门(b)输出恒等于0的与门(c)或门 (d)互补输出的缓冲器(e)三态输出的缓冲器
图8.1.1 PLD电路中门电路的惯用画法 （a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
3.基本的PLD结构图 B A 或阵列固定 与阵列可编程
3. 基本的PLD结构图 或阵列固定 与阵列可编程 Y Z B A
B A M Y=AB+AB ZFAB+AB
Y=AB+AB Z=AB+AB Y Z B A