4.1 多路选择器VHDL描述 4.2 寄存器描述及其VHDL语言现象 4.3 1位二进制全加器的VHDL设计

广东海洋大学：《数字电子技术》课程教学资源（PPT课件）6.4.1 简单同步时序逻辑电路的设计 6.4.2 复杂时序逻辑电路的设计 6.5 时序逻辑电路中的竞争—冒险现象

新疆大学：《数字信号处理》课程教学课件（PPT讲稿）第四章 无限长单位脉冲响应（IIR）滤波器设计 4.3 根据模拟滤波器设计IIR滤波器

新疆大学：《数字信号处理》课程教学课件（PPT讲稿）第四章 无限长单位脉冲响应（IIR）滤波器设计 4.2模拟低通滤波器设计

西安石油大学计算机学院：《信息系统分析与设计 Information System Analysis and Design》课程教学资源（电子教材）第8章 体系结构设计

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第六章 时序逻辑电路——6.2 同步时序电路分析与设计 6.2.3 同步时序电路设计与举例

一、DSPs硬件系统组成 二、DSPs芯片的选择 三、DSPs最小系统设计 四、DSPs的结构及外设接口 五、DSPs系统设计

§1. 概述 §2 模拟滤波器设计(Analog Filter) §3 IIR数字滤波器的设计

根据第9、10节设 计如图所示三相逆变器 输出电路中，L的电感 量约为185.333微亨

第一节信号传输延迟 数字电路的延迟由四部分组成: 门延迟 连线延迟 扇出延迟 大电容延迟 一、CMOS门延迟: