点击切换搜索课件文库搜索结果(111)
文档格式:PPT 文档大小:508.5KB 文档页数:39
1.逻辑函数的卡诺图表示 (1) 卡诺图的构成
文档格式:PPT 文档大小:2.63MB 文档页数:66
2.5逻辑函数的表达式
文档格式:PDF 文档大小:6.44MB 文档页数:509
学科基础课平台必修课 《高等数学 A1》 《高等数学 A2》 《大学物理 A1》 《大学物理 A2》 《大学物理实验》 《C++程序设计》 《C++程序设计实验》 《C++程序设计实训》 《线性代数》 《概率论与数理统计 B》 《离散数学Ⅰ》 《计算机组成原理 I》 《数据结构 I》 《数据结构 I 实验》 《计算机网络原理Ⅰ》 《操作系统 I》 《操作系统Ⅰ》 《电工电子技术 C》 学科基础课平台选修课 《数字逻辑》 《Java 程序设计》 《Java 程序设计实验》 《Java 程序设计》实训 《管理信息系统》 《管理信息系统实训》实践 《数据库原理 A》 《编译原理》 《物联网工程导论》 《软件工程概论 A》 《汇编语言与接口技术》 《汇编语言与接口技术》考查大纲 《汇编语言与接口技术》实践 《算法分析与设计》 专业课平台必修课 《数字通信原理》 《网络设计与集成》 《网络信息安全》 《网络管理》 《网络应用开发》 《计算机类(网络)认识实习》 《网络生产实习》 《网络毕业实习》 《网络工程专业毕业设计(论文)》 专业课平台选修课 《协议分析与设计》 《网络空间攻防实训》 《Linux 网络操作系统》 《路由与交换技术实验》 《网络软件开发》 《云计算技术》 《Java EE 平台开发》 《Java EE 平台开发实验》 《开源框架技术》 《大数据与深度学习》 《离散数学 II》 《模式识别与人工智能》 《嵌入式系统设计》 《嵌入式 linux 应用程序开发》 《智能医疗》 《智能医疗》实验 《数据挖掘》 《数据挖掘》实验
文档格式:PPTX 文档大小:0.98MB 文档页数:50
1 数据管理技术的发展 1.1.1人工管理 1.1.2 文件系统 1.1.3数据库 1.1.4 XML技术 2 数据描述 1.2.1概念设计中的数据描述 1.2.2 逻辑设计中的数据描述 1.2.3物理设计中的数据描述 1.2.4数据联系的描述 3 数据模型 1.3.1 数据抽象的过程 1.3.2 概念模型 1.3.3 逻辑模型 1.3.4 外部模型 1.3.5 内部模型 1.3.6 数据库系统的体系结构 1.3.7 数据独立性 1.4.1 数据库管理系统 1.4.2 数据库系统 4 数据库管理系统和数据库系统 DB、DBMS和DBS的概念 4 计算机基础教研室 5 关系模型 1.5.1 基本术语 1.5.2 关系的定义和性质 1.5.3 关系模型的3类完整性规则 6 关系数据库的规范设计 7 数据库设计过程
文档格式:PPT 文档大小:71.5KB 文档页数:3
一、逻辑代数基础 二、组合逻辑电路 三、常用集成时序逻辑器件及应用 四、脉冲波形的产生与变换 五、存储器和可编程逻辑器件 六、集成逻辑门 七、触发器 八、时序逻辑电路 九、用VHDL进行数字系统设计
文档格式:PPT 文档大小:659.5KB 文档页数:34
本章首先介绍数字信号、数字技术和数字系统等基本概念,然后介绍计算机中各种进制数的表示方法,最后介绍逻辑代数的基本概念、公式和定理,逻辑函数的代数化简法和卡诺图化简法。逻辑代数是分析及设计数字电路的基本工具,逻辑函数化简是数字电路分析及设计的基础
文档格式:PPT 文档大小:5.41MB 文档页数:191
3.1组合逻辑电路特点及表示方法 3.2 SSI组合电路的分析与设计 3.3常用组合逻辑电路 3.4译码器 3.5 数据分配器和数据选择器 3.6 数值比较电路
文档格式:PPT 文档大小:6.03MB 文档页数:288
第一章 数制与码制 第二章 逻辑代数基础 第四章 组合逻辑电路 第五章 触发器(Flip — Flop) 第六章 时序逻辑电路 第七章 脉冲信号和变化 第八章 D/A和A/D变换 第九章 半导体存储器 第十章 可编程逻辑器件 第十二章 数字系统设计基础
文档格式:PPT 文档大小:685KB 文档页数:96
第六章 Verilog的数据类型及逻辑系统 • 学习Verilog逻辑值系统 • 学习Verilog中不同类的数据类型 • 理解每种数据类型的用途及用法 • 数据类型说明的语法 第7章 结构描述(structural modeling) • 如何使用Verilog的基本单元(primitives) • 如何构造层次化设计 • 了解Verilog的逻辑强度系统 第8章 延时模型 学习内容: 1. 如何说明块延时 2. 如何说明分布延时 3. 如何说明路径延时 4. 怎样在模块中说明时序检查 5. 标准延时格式SDF(Standard Delay Format) 第九章 编译控制的使用 • 开发商提供的Verilog库 • 用Verilog库仿真 • Verilog源代码加密 • 其它仿真器相关的问题
文档格式:PPT 文档大小:1.56MB 文档页数:53
8.1 数字系统的基本模型 8.1.1 信息处理单元的构成 8.1.2 控制单元CU的构成 8.2 数字系统设计的描述工具 8.2.1 方框图 8.2.2 定时图 (时序图、时间关系图) 8.2.3 逻辑流程图 8.2.4 ASM图
首页上页56789101112下页末页
热门关键字
搜索一下,找到相关课件或文库资源 111 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有