2.1 概述 2.2逻辑代数中的运算 2.3逻辑代数的公式 2.4逻辑代数的基本规则

为了克服RSFF的不定状态,引入D､JK､T和 T’四种形式的钟控四门触发器。但四门FF由于 存在着严重的空翻问题，而不能在实际中应用。 为了既解决同步问题又能防止空翻现象， 于是引出主从FF和边沿FF

一､传输门TG 1､电路结构 CMOSFF具有功耗低､抗干扰能力强､制造工艺简单､集成度高和成本低等优点

(1）用触发器和逻辑门设计任意进制计数器 例6.5.1 试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器

1 建立原始状态转移图和原始状态转 移表； 2 化简原始状态转移表； 3 进行状态编码； 4 选择触发器类型，求电路输出方程及各触发器的驱动方程； 5 画逻辑电路图

7.1 在图P7.1 555定时器构成的多谐振荡器中设 RA=RB=5kΩ，C=960pF。试求输出波形的振荡频率 f及占空比q

前面讨论的组合逻辑电路的分析和设计, 是假定输入输出处于稳定的逻辑电平下进行 的。对于实际电路来说，当所有的输入信号 逻辑电平发生变化的瞬间，电路的输出可能 出现违背稳态下的逻辑关系，尽管这种不希 望有的输出是暂时的，但它仍会导致被控对 象的误动作。为此，组合电路设计完成后要 进行竞争与冒险分析

一､计数器的概念 1. 什么叫计数? 计数:统计脉冲的个数。 2. 什么叫计数器? 计数器:实现计数功能的时序部件

任意进制计数器是指M≠2n,M ≠10的计数器。这种计数器的设计有三种方法。 ① SSI （用FF和门自行设计）

一、同步时序电路的设计 1.设计步骤 (1)建立原始状态表和状态图 原始的含义:是指没有经过简化而获得的状态 转移表和状态转移图。 对于原始状态表和状态图的要求是： 保证其绝对的正确性，确保状态无遗漏， 状态转移关系的正确