本章要求: >掌握同步时序电路的基本分析过程 >掌握同步时序电路的设计原理 掌握状态表的化简过程

分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

清华大学：数字逻辑_同步时序电路3

一、是非题(对则打“√”,错打“×”。每题2分,共10分。) ()1.存储容量为32KBit表示存储器有32000个存储单元。 ()2.下图中两电路的逻辑功能相同:

西安邮电学院：《数字电路与逻辑设计》课程教学大纲 Digital Circuit and Logic Design A

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.0 概述

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.2 同步触发器

烟台理工学院：《数字电路与逻辑设计》课程教学资源（课件讲稿）第五章 触发器 5.3 边沿触发器

1. 可编程逻辑器件(PLD)的定义 2. PLD的基本原理与结构 3. PLD的发展历程 4. PLD的分类 5. 低密度PLD的原理与结构 6. CPLD的原理与结构 7. FPGA的原理与结构 8. FPGA/CPLD器件的配置 9. FPGA/CPLD器件概述

《数字电路与逻辑设计》课程教学资源（试卷习题）第一章 绪论（含解答）