第六章存储器和可编程器件 Memory And Programmable logic Devices 6.1引言 定义:存储器是带有存取电路的储存二进信 息单元的集合。在计算机中的很多部分广泛应 用 两种主要类型:RAM,ROM。 RAM( Random memory):随机存储器。暂 存数据。例:用于处理器内外部的快速 CACHE。 写操作( write):向存储器存入新信息。 读操作(read):从存储器向外传送所存储 信息。 ROM(read- only memory):只读存储器。 永久存储数据。其內容不可替换。可编程器件 (PLD)一种形式。例:用于计算机中的BIOS 的和键盘处理程序存储。 PLDs( programmable logic device):用于 存储定义逻辑线路的信息。学习了解PLAs, PAL CPLDS FPGAso 编程( programming):将二进信息写入PLD
第六章 存储器和可编程器件 Memory And Programmable Logic Devices 6．1 引言 定义：存储器是带有存取电路的储存二进信 息单元的集合。在计算机中的很多部分广泛应 用。 两种主要类型：RAM，ROM。 RAM（Random memory）：随机存储器。暂 存数据。例：用于处理器内外部的快速 CACHE。 写操作（write）：向存储器存入新信息。 读操作（read）：从存储器向外传送所存储 信息。 ROM（read-only memory）：只读存储器。 永久存储数据。其内容不可替换。可编程器件 （PLDs）一种形式。例：用于计算机中的 BIOS 的和键盘处理程序存储。 PLD s（programmable logic device）:用于 存储定义逻辑线路的信息。学习了解 PLAs， PAL，CPLDs，FPGAs。 编程（programming）：将二进信息写入 PLD
器件的处理过程。 PLD是一含有逻辑门的集成电路,其逻辑门 用某种方式连接,而其连接又可用编程改变。早 期用熔丝技术。按需熔断。 典型的PLD可含有几百一几百万门。由于 其采用高扇入门技术,方便符号表示如下: (a)传统符号 (b)阵列逻辑符号 有×表示连接。 无×表示不连接。 非熔丝也借用逻辑表示。 6. 2 RAM (Random-access Memory) 对存储器任意所希位置化相同时间存取。 串型存储例磁盘、磁带的存取时间取决于数 据位置。 位(bite):一个二进信息,0或1 字(word):一组位(bite)。整体进出存储 器。可表示数,指令,字符或其它二进编码信息
器件的处理过程。 PLD 是一含有逻辑门的集成电路，其逻辑门 用某种方式连接，而其连接又可用编程改变。早 期用熔丝技术。按需熔断。 典型的 PLD 可含有几百－几百万门。由于 其采用高扇入门技术，方便符号表示如下： （a）传统符号 （b）阵列逻辑符号 有×表示连接。 无×表示不连接。 非熔丝也借用逻辑表示。 6．2 RAM （Random－access Memory） 对存储器任意所希位置化相同时间存取。 串型存储,例磁盘、磁带的存取时间取决于数 据位置。 位（bite）：一个二进信息，0 或 1。 字（word）：一组位（bite）。整体进出存储 器。可表示数，指令，字符或其它二进编码信息
字节(byte):八位组。 计算机大多采用八的整倍数作为字存储。 例,16位字,32位字。 存储器容量:可存的byte数 K:210 M:2 G:2 存储器框图: n data input lines Memory unit k address lines 2 words Read Write n bits per word n data output lines 数据输入、输出线:存取信息。 地址线( address):选取字。K条地址线对 应0一2k-字。内部译码器根据地址信息开放所 希选择字的路线。 控制线:读、写。控制方向
字节（byte）：八位组。 计算机大多采用八的整倍数作为字存储。 例，16 位字，32 位字。 存储器容量：可存的 byte 数。 K：2 10 。 M：2 20 。 G：2 30 。 存储器框图： Memory unit n bits per word words k 2 n data input lines k address lines Read Write n data output lines 数据输入、输出线：存取信息。 地址线（address）：选取字。K 条地址线对 应 0－2 k－1 字。内部译码器根据地址信息开放所 希选择字的路线。 控制线：读、写。控制方向
例:1K字存储器,16bits字。 Me mory address Binary Decimal Memory contents 0000000000 0|1011010101011100 0000000001 11010101110001001 0000000010 20000110101000110 1111110211001110100010101 1111111020000110100011110 1111113101111000100100 容量:2 k bytes。地址线10位。字线16位。 写和读操作 写步骤: 对地址线加所希访问地址; 2.对数据输入线加欲存数据; 3.激活写输入控制。 读步骤: 1.对地址线加所希访问地址; 2.激活读输入控制。 般存储器芯片(chip)的控制输入: Chip select Read/ Write Memory operation Write to selected word Read from selected word
例：1K 字存储器，16bits/字。 0000000000 0000000001 0000000010 Binary Memory address Decimal 0 1 2 1021 1022 1023 1111111101 1111111110 1111111111 Memory contents . . . . . 10110101 10101011 00001101 10011101 00001101 11011110 01011100 10001001 01000110 00010101 00011110 00100100 . . . . . 容量：2k bytes。地址线 10 位。字线 16 位。 写和读操作 写步骤： 1． 对地址线加所希访问地址； 2． 对数据输入线加欲存数据； 3． 激活写输入控制。 读步骤： 1． 对地址线加所希访问地址； 2． 激活读输入控制。 一般存储器芯片（chip）的控制输入： Chip select Read/ Write CS R/ˉW Memory operation 0 X None 1 0 Write to selected word 1 1 Read from selected word
片选使能存储器。 定时波形( timing waveforms) (a)写周期( write cycle) ←20ns Address Address valid enable Read/ Write Data Data valid Input (b)读周期( read cycle) Clock Address Address valid Memory enable Read/ Write Da output
片选使能存储器。 定时波形（timing waveforms） （a） 写周期（write cycle） Clock T1 T2 T3 T4 T1 Address Address valid Data valid 20 ns 75 ns Memory enable Read/ Write Data input （b）读周期（read cycle） Clock T1 T2 T3 T4 T1 Address Address valid Data valid 20 ns 65 ns Memory enable Read/ Write Data output
存取时间( access time): 写周期( write cycle):从加地址到一个字被 存储器內部存储操作全部完成的最大时间。 读周期( read cycle):从加地址到数据在数 据输出端出现的最大时间。 注意:各种信号必须满足器件要求的时序与 参数。特别是使能和地址信号必须先于读写信号 有效;读写信号必须保证足够时间;使能和地址 信号必须后于读写信号无效。 存储器性质 静态RAM( Static ram)(SRAM):内部 锁存器存储数据。不掉电,则数据保持有效。 动态RAM( Dynamic ram)(DRAM):二 进信息以电荷形式存储于内部电容器中。电容器 在MOS晶体管内部,所存电荷随时间放电,需 刷新( refreshing),间隔几毫秒。DRAM优点是 功耗小,集成度高。SRAM存取时间短,不需刷 新。 SRAM和DRAM均为易失性( volatile) 非易失存储器,如磁盘,ROM
存取时间（access time）： 写周期（write cycle）：从加地址到一个字被 存储器内部存储操作全部完成的最大时间。 读周期（read cycle）：从加地址到数据在数 据输出端出现的最大时间。 注意：各种信号必须满足器件要求的时序与 参数。特别是使能和地址信号必须先于读写信号 有效；读写信号必须保证足够时间；使能和地址 信号必须后于读写信号无效。 存储器性质 静态 RAM（Static RAM）（SRAM）：内部 锁存器存储数据。不掉电，则数据保持有效。 动态 RAM（Dynamic RAM）（DRAM）：二 进信息以电荷形式存储于内部电容器中。电容器 在 MOS 晶体管内部，所存电荷随时间放电，需 刷新（refreshing），间隔几毫秒。DRAM 优点是 功耗小，集成度高。SRAM 存取时间短，不需刷 新。 SRAM 和 DRAM 均为易失性（volatile）。 非易失存储器，如磁盘，ROM
6.3RAM集成电路 RAM的构成:RAM基片十附加控制电路。 m个字,每字n位的RAM基片由m×n二进存 储单元阵列和相关电路构成。 地址译码 存储单元 输出 地址 阵列 读写电路 输入 读写控制 控制电路:译码器。用于选择欲读写字。 读写电路。 输出逻辑。 逻辑化静态RAM存储单 元: Select B S=0:内容保持;输出C为0。 S=1:内容由B确定;输出G为0
6．3 RAM 集成电路 RAM 的构成：RAM 基片＋附加控制电路。 m 个字，每字 n 位的 RAM 基片由 m×n 二进存 储单元阵列和相关电路构成。 控制电路：译码器。用于选择欲读写字。 读写电路。 输出逻辑。 逻辑化静态 RAM 存储单元： B C B C S R QQ Select S=0：内容保持；输出 C 为 0。 S=1：内容由 B 确定；输出 C 为 0。 存储单元 阵 列 读 写 电 路 地 址 译 码 输出 输入 地址 读写控制
RAM位片( bit slice)。 select RAM cell Word elect RAM cell Read log Data out 字选:控制指定存储单元加载。S=0,保持 S=1,加载来自写逻辑的数据B。 位选:控制位片的数据的读写。 数据加载:位选=1,指定字选=1,RW=0。 数据读出:位选=1,指定字选=1,RW=1 为每次只一字写入或读出,应仅使一字选线 为1,其它为0
RAM 位片（bit slice）。 B C B C S R Q Q Select RAM cell S R QQ Select S R Q Q RAM cell Word select 0 Word select 2n-1 Data in Write logic Bit Read/ select write Read logic Data out 字选：控制指定存储单元加载。S＝0，保持； S＝1，加载来自写逻辑的数据 B。 位选：控制位片的数据的读写。 数据加载: 位选＝1, 指定字选=1，R/W＝0。 数据读出：位选＝1, 指定字选=1，R/W＝1。 为每次只一字写入或读出，应仅使一字选线 为 1，其它为 0
位片的符号表示: Word RAM cell Word select RAM cell select Read/Write logic Data in Data out Read/ Write select 例:16×1RAM芯片结构。 片选( chip select)相当于使能,可用于构 造大容量RAM 态缓冲器(tree- state buffer)。可构成 任意个输入的多路选择器,RAM芯片关键部分
位片的符号表示： RAM cell RAM cell RAM cell Read/Write logic Data in Data out Read/ Write Bit select Word select 0 Word select 2n-1 Word select 1 例：16×1 RAM 芯片结构。 片选（chip select）相当于使能，可用于构 造大容量 RAM。 三态缓冲器（tree－state buffer）。可构成 任意个输入的多路选择器，RAM 芯片关键部分
RAM Input Read/ write Memor enable 4-to-16 Word select Decoder 0 RAM cell A2 23456789012345 RAM cell RAM cell Read/Write logic put Data out output Read/ Bit Write select Chip select
16x1 RAM A3 A2 A1 A0 Data output Data input Read/ write Memory enable RAM cell RAM cell RAM cell Read/Write logic Data in Data out Read/ Write Bit select Data input Data output Chip select Read/Write Word select 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 23 22 21 20 4-to-16 Decoder A3 A2 A1 A0