第二章逻辑代数3 2.10逻辑函数的与非门线路实现 通常逻辑函数用与、或、非门实现。 与非门是“万能门”,只用与非门就可实现任何数 字系统。 证明:仅用与非门即可实现与、或、非运算 1.非是一个输入的与非。 2.与是与非再倒相。 3.或是倒相再与非。 非X-X X 与|> XY= XY 或 XY=X+Y 逻辑等效(p50)。(摩根公式) X+Y=XY Do-X 与非和非或等效
第二章 逻辑代数 3 2.10 逻辑函数的与非门线路实现 通常逻辑函数用与、或、非门实现。 与非门是“万能门”,只用与非门就可实现任何数 字系统。 证明：仅用与非门即可实现与、或、非运算。 1．非是一个输入的与非。 2．与是与非再倒相。 3．或是倒相再与非。 非 X X X X 与 XY = XY 或 XY = X +Y 逻辑等效（p50）。（摩根公式） XY X +Y = XY X X X X 与非和非或等效。 X Y X Y X Y X Y
两级线路的与非实现。 1.将函数简化为最简积和形式。 例:F=∑m1,2,3,4,5,7)经卡诺图化简得: F=XY+XY+Z 2.表达式中每个积项用与非门表示,单变量项 用非门表示,作为线路的第一级。如将单变 量取反,可不用非门,直接接入二级与非门。 3.将单个的非或门用与非门表示,作为线路的 第二级。 多级线路的与非门实现: 1.将线路中所有与门转换为与非门。 2.将线路中所有或门转换为非或门。 3.核对反相圈。如同一条线上没有二圈抵消, 插入非门,或输入求补。 例:实现函数 F=(AB+ABCE(C+D)
两级线路的与非实现。 1． 将函数简化为最简积和形式。 例： F =∑m(1,2,3,4,5,7 ) 经卡诺图化简得： F = XY + XY + Z 2． 表达式中每个积项用与非门表示，单变量项 用非门表示，作为线路的 第一级。如将单变 量取反，可不用非门，直接接入二级与非门。 3． 将单个的非或门用与非门表示，作为线路的 第二级。 多级线路的与非门实现： 1． 将线路中所有与门转换为与非门。 2． 将线路中所有或门转换为非或门。 3． 核对反相圈。如同一条线上没有二圈抵消， 插入非门，或输入求补。 例：实现函数 F = ( AB + AB )( E(C + D )) X X Y Y Z F X X Y Y Z F Z
与或门实现 B_ABCD 与非门实现: B C 2.11逻辑函数的或非实现 ◆或非门是另一“万能门” ◆与用与非门线路实现对偶。 ◆或非门实现非、或、与: 倒相∑xx+ 或 X+Y=X+Y 与 X+Y= XY
与或门实现： 与非门实现： 2．11 逻辑函数的或非实现 ◆或非门是另一“万能门”。 ◆与用与非门线路实现对偶。 ◆或非门实现非、或、与： 倒相 或 X +Y = X +Y 与 X +Y = XY A A B B C D E F X X X X X Y X Y A A B B C D E F
◆或非和非与逻辑等效。 —X+Y XY=X+Y ◆二级线路的或非实现 1.函数化简为和积形式 2.用或非门代替或门。 3.用非与门代替与门。 4.核对反相圈。无对消者加反相门或输入变量 反相。 例 F=(4+B)(C+D)E L E 多级线路与或转或非实现 1.所有或门变为或非门。 2.所有与门变为非与门。 3.核对反相圈。无对消者加反相门或输入变量 反相
◆或非和非与逻辑等效。 X +Y XY = X +Y ◆二级线路的或非实现 1． 函数化简为和积形式 2． 用或非门代替或门。 3． 用非与门代替与门。 4． 核对反相圈。无对消者加反相门或输入变量 反相。 例： F = ( A+ B )(C + D )E 多级线路与或转或非实现 1． 所有或门变为或非门。 2． 所有与门变为非与门。 3． 核对反相圈。无对消者加反相门或输入变量 反相。 X Y X Y D C B F E A
例:F=(AB+AB)E(C+D -O BAB 2.12集成逻辑电路(参考书页P03-246) 数字电路与系统由集成电路构成。 集成电路简称lc( Intergrated Ci rcuits),由 硅晶体制作,也称芯片。 用朔料或陶瓷封装。 管脚数4、8、14到几百。 封装表面印有型号。 销售商出版数据手册,其中是对器件功能、参数、 使用方法等的描述。现在基本可再网络站点得到
例： F = ( AB + AB )E(C + D ) 2．12 集成逻辑电路 （参考书页 P203－246） 数字电路与系统由集成电路构成。 集成电路简称 IC（Intergrated Circuits），由 硅晶体制作，也称芯片。 用朔料或陶瓷封装。 管脚数 4、8、14 到几百。 封装表面印有型号。 销售商出版数据手册，其中是对器件功能、参数、 使用方法等的描述。现在基本可再网络站点得到。 D F A A B B C E
集成门构成:逻辑运算;电平转换;输出 集成电路的输出结构: 推拉结构。 SS2总只有一个导通。 2.开路输出。线与。 3.三态输出。 SS2同时断开。 总线。 M0s与CM0s门:金属氧化物半导体。电压控制器件。 工艺简单,集成度高,功耗低,速度提高,主流 器件。可作传输门
集成门构成：逻辑运算；电平转换；输出。 集成电路的输出结构： 1．推拉结构。 S1S2总只有一个导通。 2．开路输出。线与。 3．三态输出。 S1S2同时断开。 总线。 MOS 与 CMOS 门：金属氧化物半导体。电压控制器件。 工艺简单，集成度高，功耗低，速度提高，主流 器件。可作传输门。 Vcc V0 S1 S2 Vcc V0 S Vcc V0 S1 S2
传输门( transmission) GMoS逻辑电路。电子开关。 C G=1,c=0开关通。 G=0,c=1开关断。(三态) TG O TG 1 A TG1 TGO F 断通0 通断1 0断通 通断0 传输门异或
传输门（transmission） CMOS 逻辑电路。电子开关。 C=1,C=O 开关通。 C=0,C=1 开关断。（三态）。 传输门异或 A C TG1 TG0 F 0 0 断 通 0 0 1 通 断 1 1 0 断 通 1 1 1 通 断 0 X Y C C TG X Y C TG X Y X Y TG 0 TG 1 A C F
集成电路主要特性及参数:(参考书页P215-220) 逻辑电平: 输出高电平(V):输出高电平时允许的最低电 平。(TL2.4v)。 输出低电平(Va):输出低电平时允许的最高电 平。(TTL0.4Vy)。 输入低电平(Vn):可被集成电路确认为输入低 电平的最高电平。(TTL08v)。 输入高电平(V1):可被集成电路确认为输入高 电平的最低电平。(TTL2.0v)。 词值电平(Vt):粗略的逻辑转换电平。 注意:级连的电平匹配。前级V大于后级Vm; 前级V小于后级Vn 2.输入输出电流: OH lIH 输出高电平电流(la):输出高电平时可输出的 最大电流。(74S00400uA
集成电路主要特性及参数：(参考书页 P215－220) 1．逻辑电平： 输出高电平（Voh）：输出高电平时允许的最低电 平。（TTL 2.4v）。 输出低电平（VOL）：输出低电平时允许的最高电 平。（TTL 0.4v）。 输入低电平（VIL）：可被集成电路确认为输入低 电平的最高电平。（TTL 0.8v）。 输入高电平（VIH）：可被集成电路确认为输入高 电平的最低电平。（TTL 2.0v）。 阈值电平（Vth）：粗略的逻辑转换电平。 注意：级连的电平匹配。前级 Voh大于后级 VIH； 前级 VOL小于后级 VIL。 2．输入输出电流： 输出高电平电流（IOH）：输出高电平时可输出的 最大电流。(74LS00 400uA)。 iOH iIH
输入高电平电流(lm):输入高电平时注入的最 大电流。(74LS0020uA)。 IOL IIL 输出低电平电流(ia):输出低电平时可注入的 最大电流。(74LS008mA)。 输入低电平电流(in):输入低电平时输入端流 出的最大电流。(74LS000.4mA)。 注意:级连电流驱动。输出ia应大于输入i之 和。输入开路等效逻辑1,应接确定逻辑电位 3.扇入(Fan-in):一个门的输入变量数。 4.扇出(Fan-out):不损害性能所能驱动的标 准负载数。(TL由io/in决定)。 5.噪声容限( Noise margin):在正常的输入电 压值上填加的最大的外部噪声电压而不引起电路输 出逻辑的改变。 高电平噪声容限V(=Vm-Vm)。 低电平噪声容限V(=Ⅶ IL-VoL)。 (TTL的Vm==0.4V,cM0S的Vm=0.94V, VHL=1V)
输入高电平电流（IIH）：输入高电平时注入的最 大电流。（74LS00 20uA）。 输出低电平电流（iOL）：输出低电平时可注入的 最大电流。（74LS00 8mA）。 输入低电平电流（iIL）：输入低电平时输入端流 出的最大电流。（74LS00 0.4mA）。 注意：级连电流驱动。输出 iOL应大于输入 iIL之 和。输入开路等效逻辑 1，应接确定逻辑电位。 3．扇入（Fan-in）：一个门的输入变量数。 4．扇出（Fan-out）：不损害性能所能驱动的标 准负载数。（TTL 由 iOL/iIL决定）。 5．噪声容限（Noise margin）：在正常的输入电 压值上填加的最大的外部噪声电压而不引起电路输 出逻辑的改变。 高电平噪声容限 VNH（＝VOH－VIH）。 低电平噪声容限 VNL（＝VIL－VOL）。 （TTL 的 VNH＝VNL＝0.4V，CMOS 的 VNH＝0.94V, VN L＝1V) iOL iIL
功耗( Power di ssipation):被门消耗的电能。 7.传输延时( Propagation de lay):信号从输入 传输到输出的延迟时间。反比于工作速度。 OUT 定义:tm=max(tm,tnH)。 集成电路按集成度分类: Small-scale integrated (SS|) 少于10门。 Med ium-scale integrated (MSI) 10-100门。 Large-scale integrated (LS|) 100一几百门。 Very large-scale integrated (VLSI 几百-100百万以上
6.功耗（Power dissipation）:被门消耗的电能。 7.传输延时（Propagation delay）：信号从输入 传输到输出的延迟时间。反比于工作速度。 定义：tpd＝max（tPHL，tPLH）。 集成电路按集成度分类： Small-scale integrated （SSI） 少于 10 门。 Medium-scale integrated （MSI） 10－100 门。 Large-scale integrated (LSI) 100－几百门。 Very large-scale integrated (VLSI) 几百－100 百万以上。 IN OUT TPHL TPLH