• 1 学习时序逻辑电路的分析方法； • ２学习时序逻辑电路的设计方法； • ３学习中规模集成电路的应用；计数器、寄存器、移位寄存器、顺序脉冲发生器等

• 1. 使用门构成基本R-S门 • 2. 能解释R-S门和D-门的区别 • 3. 区分门和触发器的区别 • 4. 解释R-S触发器,D-触发器和J-K触发器之间的区别 • 5. 解释边沿和主从式触发器的区别 • 6. 几个主要参数：建立时间，保存时间，最大工作频率 • 7. 触发器的基本应用

3.1 概述 3.2 VHDL程序基本结构 3.3 VHDL语言要素 3.4 VHDL顺序语句 3.5 VHDL并行语句 3.6 子程序(SUBPROGRAM) 3.7 库、程序包及其他 3.8 VHDL描述风格 3.9 基本逻辑电路设计 3.10 状态机的VHDL设计

1.掌握不同学科实验研究方法的特点和优势。 2.掌握如何根据实验研究的要求选择实验研究方法(包括一种或几种方法)。 3.了解各学科的主要实验研究方法。 4.了解各学科实验研究方法在中医药研究中的应用

1.1 About Digital Design(关于 “ 数字设计 ”) 1.2 Analog versus Digital(模拟与数字) 1.3 Digital Devices(数字器件) 1.4 Electronic Aspects of Digital Design(数字设计的电子技术) 1.5 Software Aspects of Digital Design(数字设计的软件技术) 1.6 Integrated Circuits（集成电路，IC） 1.7 Programmable Logic Devices(可编程逻辑器件)  Programmable Logic Array(PLA, 可编程逻辑阵列)  Programmable Array Logic (PAL, 可编程阵列逻辑)  Programmable Logic Device(PLD, 可编程逻辑器件)  Complex PLD (CPLD, 复杂可编程逻辑器件)  Field-Programmable Gate Array(FPGA, 现场可编程门阵列） Digital Logic Design and Application (数字逻辑设计及应用) 1.8 Application-Specific ICs[专用集成电路（ASIC）] 1.9 Printed-Circuit Boards(PCB, 印制电路板) 1.10 Digital Design Levels（数字设计层次）  Device Physics Level (器件物理层）  IC Manufacturing Process Level（IC 制造过程级）  Transistor Level (晶体管级）  Gates Structure Level (门电路结构级）  Logic Design Level （逻辑设计级）  Overall System Design（整体系统设计） Digital Logic Design and Application (数字逻辑设计及应用)

◆4.1 LonWorks技术概述 ◆4.2 LonTalk通信协议 ◆4.3 LonWorks技术 ◆4.4 互可操作性 ◆4.5 应用举例 ◆4.6 网络资源

8.0概述 8.1可编程阵列逻辑(PAL)器件 8.2通用逻辑阵列(GAL器件 8.3复杂可编程逻辑器件(CPLD)

第二章逻辑门电路 2.1基本逻辑门电路 2.2TTL逻辑门电路 2.3MO逻辑门电路 2.4集成逻辑门电路的应用 2.5正负逻辑及逻辑符号的变换

6.18位加法器的设计 1、设计思路 多位加法器的构成方式:并行进位 串行进位 并行进位:速度快、占用资源多 串行进位:速度慢、占用资源少

在应用Smith圆图60多年的今天。计算机的飞速发展促成传输线CAD的出现。换句话说，Smith圆图的全部功能都可以由Computer Program来实现。本讲主要讨论单枝节匹配和双枝节自动匹配