4.1组合逻辑电路分析 4.2常用组合逻辑电路的介绍 4.3单元级组合逻辑电路的分析方法 4.4组合逻辑电路的设计 4.5组合逻辑电路中的竞争与冒险

无论是组合电路,还是时序电路,其电路设计的宗 旨是一样的:在达到功能要求的前提下,使电路最稳定、 最简单。 时序逻辑电路的设计思路是:针对某一给定逻辑要 求,选择几个逻辑状态(越少越好)来描述它,再用某 种类型的触发器来实现这一逻辑功能

4.1概述 4.2.1 组合逻辑电路的分析方法 4.2 组合逻辑电路的分析方法和设计方法 4.2.2 组合逻辑电路的设计方法 4.3 若干常用组合逻辑电路 4.3.1 编码器 4.3.2 译码器 4.3.3 数据选择器 4.3.4 加法器 4.3.5 数值比较器 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 4.4.2检查的竞争－冒险现象方法 4.4.3 消除竞争-冒险现象的方法

4.1组合逻辑电路分析 4.2常用组合逻辑电路的介绍 4.3单元级组合逻辑电路的分析方法 4.4组合逻辑电路的设计 4.5组合逻辑电路中的竞争与冒险

6.1概述(时序逻辑电路的特点和分类) 6.2时序逻辑电路的分析方法 6.3若干常用的时序逻辑电路 (寄存器、计数器) 6.4时序逻辑电路的设计方法 6.5时序逻辑电路中的竞争-冒险现象

6.1 时序电路的分析 6.2 同步时序电路的设计 6.3 计数器 6.4 寄存器与移位寄存器

6.1时序电路概述 6.2时序逻辑电路的分析 6.3寄存器、移位寄存器 6.4计数器

6.1时序电路概述 6.3寄存器、移位寄存器 6.2时序逻辑电路的分析 6.4计数器

组合逻辑电路是指在任何时刻产生的稳定输出取决于该时刻各输入值的组合。组合电路有两个特点：

实验一 基本数字电路. 1-1 实验二 简单时序电路. 2-1 实验三 计数器. 3-1 实验四 555 时基电路及其应用. 4-1 选作部分.X-1 实验五 TTL、HC 和 HCT 器件的参数测试. X-1 实验六 数据选择器和译码器. X-4 实验七 全加器构成及测试. X-6 实验八 组合逻辑中的冒险现象. X-8 实验九 四相时钟分配器. X-10 实验十 A/D 转换器实验.X-12 实验十一 D/A 转换器实验. X-15 4、综合性实验.X-18 实验十二 多路智力竞赛抢答器设计. X-18 实验十三 数字钟电路设计. X-20