数字电路实验指导书深圳大学光电工程学院2017.10
数字电路 实 验 指 导 书 深 圳 大 学 光 电 工 程 学 院 2 0 1 7 . 1 0
深圳大学光电工程学院2017-2018学年度数字电路实验安排实验一（6学时）基本数字电路（逻辑门三态门，触发器）实验二（3学时）简单时序电路实验三（3学时）计数器实验四（6学时）555时基电路及其应用选做实验：实验5-13完成上述实验同学在最后一次实验课可选做一实验（可不做），但需提前告知指导教师，且不计入成绩。请提前预习并打印好实验报告，实验数据测完需老师签字0-1
0-1 深圳大学光电工程学院 2017-2018 学年度 数字电路实验安排 实验一（6 学时） 基本数字电路(逻辑门,三态门,触发器) 实验二（3 学时） 简单时序电路 实验三（3 学时） 计数器 实验四（6 学时） 555 时基电路及其应用 选做实验:实验 5-13 完成上述实验同学在最后一次实验课可选做一实验（可不做），但需提前告知指 导教师,且不计入成绩. 请提前预习并打印好实验报告，实验数据测完需老师签字
目录1、实验要求及注意事项..2、数字电路实验基本知识.3、基本实验4实验一基本数字电路1-1实验二、简单时序电路2-1.3-1实验三计数器实验四4-1555时基电路及其应用选作部分...X-1实验五X-1TTL、HC和HCT器件的参数测试实验六数据选择器和译码器..X-4实验七全加器构成及测试...X-6实验八组合逻辑中的冒险现象...X-8实验九四相时钟分配器.X-10实验十..X-12A/D转换器实验.X-15实验十一D/A转换器实验.4、综合性实验.X-18实验十二多路智力竞赛抢答器设计..X-18实验十三数字钟电路设计X-20..F-15、附录常用实验器件引线图.....F-11、四2输入正与非门74LS00... F-12、六反相器74LS04....F-13、四2输入或非门74LS28...F-24、2-3-3-2与或非门74LS54...F-25、双JK触发器（带清零端）74LS73.F-36、双D触发器（带预置和清零端）74LS74..F-37、四2输入异或门74LS86.8、三态输出的四总线缓冲门74LS125F-3..F-49、2：4线译码器/分配器74LS139....F-410、双4-1线数据选择器/多路开关74LS153.. F-511、同步十进制计数器74LS16212、4-7译码器/驱动器74LS48.F-6.F-613、8-3线优先编码器74LS148...F-614、十进制计数器74LS9015、RS触发器74LS279..F-60-2
0-2 目 录 1、实验要求及注意事项.1 2、数字电路实验基本知识.2 3、基本实验.4 实验一 基本数字电路. 1-1 实验二 简单时序电路. 2-1 实验三 计数器. 3-1 实验四 555 时基电路及其应用. 4-1 选作部分.X-1 实验五 TTL、HC 和 HCT 器件的参数测试. X-1 实验六 数据选择器和译码器. X-4 实验七 全加器构成及测试. X-6 实验八 组合逻辑中的冒险现象. X-8 实验九 四相时钟分配器. X-10 实验十 A/D 转换器实验.X-12 实验十一 D/A 转换器实验. X-15 4、综合性实验.X-18 实验十二 多路智力竞赛抢答器设计. X-18 实验十三 数字钟电路设计. X-20 5、附录 常用实验器件引线图.F-1 1、四 2 输入正与非门 74LS00. F-1 2、六反相器 74LS04. F-1 3、四 2 输入或非门 74LS28. F-1 4、2-3-3-2 与或非门 74LS54. F-2 5、双 JK 触发器（带清零端）74LS73.F-2 6、双 D 触发器（带预置和清零端）74LS74. F-3 7、四 2 输入异或门 74LS86. F-3 8、三态输出的四总线缓冲门 74LS125. F-3 9、2：4 线译码器/分配器 74LS139.F-4 10、双 4-1 线数据选择器/多路开关 74LS153.F-4 11、同步十进制计数器 74LS162. F-5 12、4-7 译码器/驱动器 74LS48.F-6 13、8-3 线优先编码器 74LS148.F-6 14、十进制计数器 74LS90. F-6 15、RS 触发器 74LS279. F-6
1、实验要求及注意事项1、实验前必充分预习实验内容，做到思路清晰，实验任务明确。2、实验时认真阅读实验指导书，按电路原理图正确连接实验导线，仔细检查无误，方可通电实验。3、实验中多注意观察，如有元器件冒烟、发烫或有异味等应立即关断电源，报告实验老师，待找出原因、排除故障后才能重新实验。4、实验中须更改连线，必须切断电源后才能进行。5、实验中应仔细观察实验现象，认真记录实验结果、数据、波形、分析正确与否。6、实验结束关闭电源，拔除电源插头，并将仪器设备、工具、导线等按规定整理好。1
1 1、实验要求及注意事项 1、实验前必充分预习实验内容，做到思路清晰，实验任务明确。 2、实验时认真阅读实验指导书，按电路原理图正确连接实验导线，仔细检查 无误，方可通电实验。 3、实验中多注意观察，如有元器件冒烟、发烫或有异味等应立即关断电源， 报告实验老师，待找出原因、排除故障后才能重新实验。 4、实验中须更改连线，必须切断电源后才能进行。 5、实验中应仔细观察实验现象，认真记录实验结果、数据、波形、分析正确 与否。 6、实验结束关闭电源，拔除电源插头，并将仪器设备、工具、导线等按规定 整理好
2、数字电路实验基本知识一、数字集成电路封装中、小规模数字IC中最常用的是TTL电路和CMOS电路。TTL器件型号以74（或54）作前缀，称为74/54系列，如74LS10、74LS181、54S86等。中、小规模CMOS数字集成电路主要是4XXX/45XX（X代表0一9的数字）系列，高速CMOS电路HC（74HC系列），与TTL兼容的高速CMOS电路HCT（74HCT系列）。TTL电路与CMOS电路各有优缺点，TTL速度高，CMOS电路功耗小、电源范围大、抗干扰能力强。由手TTL在世界范围内应用很广，所以在数字电路教学实验中，我们主要使用TTL74系列电路作为实验用器件，采用单一+5V作为供电电源。数字IC器件有多种封装形式。为了教学实验方便，实验中所用的74系列器件封装选用双列直插式。图1是双列直插封装的正面示意图。双列直插封装有以下特点：ODDDOOODOD654432444342414097一39口8口381114口口口9口3713A口2□10口3612口口3□11口3511口口4□12口34910口5□1333口9口6口1432口8口口71531口□1630口口1729口1819202122232425262728DODDUDOOOOO图2PLCC封装图图1DIP双列直插式封装图1、从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。缺口左边的引脚号为1，引脚号按逆时针方向增加。图1中的数字表示引脚号。双列直插封装IC引脚数有14、16、20、24、28等若干种。2、双列直插器件有两列引脚。引脚之间的间距是2.54毫米。两列引脚之间的距离有宽（15.24毫米）、窄（7.62毫米）两种。两列引脚之间的距离能够少做改变，引脚间距不能改变。将器件插入实验板上的插座中去，从插座中拔出时要小心，不要将器件引脚搞弯或折断3、74系列器件一般左下角的最后一个引脚是GND，右上角的引脚是VcC。例如，14引脚器件引脚7是GND，引脚14是Vcc；20引脚器件引脚10是GND，引脚20是Vcc。但也有一些例外，例如16引脚的双JK触发器74LS76，引脚13（不是引脚8）是GND，引脚5（不是引脚16）是Vcc。所以使用集成电路器件时要先看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。数字电路综合实验中，使用的复杂可编程逻辑器件EPM7032是44引脚的PLCC(PlasticLeadedChipCarrier）封装，图2是封装正面图。器件上的小圆圈指示引脚1，引脚号按逆时针方向增加，引脚2在引脚1的左边，引脚44在引脚1的右边。EPM7032有多个电源引脚号、地引脚号，器件的缺角要对准插座的缺角。PLCC封装器件管脚较多拔出时应更加小心，2
2 2、数字电路实验基本知识 一、数字集成电路封装 中、小规模数字 IC 中最常用的是 TTL 电路和 CMOS 电路。TTL 器件型号以 74（或 54） 作前缀，称为 74/54 系列，如 74LS10、74LS181、54S86 等。中、小规模 CMOS 数字集成电 路主要是 4XXX/45XX（X 代表 0—9 的数字）系列，高速 CMOS 电路 HC（74HC 系列）， 与 TTL 兼容的高速 CMOS 电路 HCT（74HCT 系列）。TTL 电路与 CMOS 电路各有优缺点， TTL 速度高，CMOS 电路功耗小、电源范围大、抗干扰能力强。由于 TTL 在世界范围内应 用很广，所以在数字电路教学实验中，我们主要使用 TTL74 系列电路作为实验用器件，采 用单一+5V 作为供电电源。 数字 IC 器件有多种封装形式。为了教学实验方便，实验中所用的 74 系列器件封装选用 双列直插式。图 1 是双列直插封装的正面示意图。双列直插封装有以下特点： 图 1 DIP 双列直插式封装图 图 2 PLCC 封装图 1、从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。缺口左边的 引脚号为 1，引脚号按逆时针方向增加。图 1 中的数字表示引脚号。双列直插封装 IC 引脚 数有 14、16、20、24、28 等若干种。 2、双列直插器件有两列引脚。引脚之间的间距是 2.54 毫米。两列引脚之间的距离有宽 （15.24 毫米）、窄（7.62 毫米）两种。两列引脚之间的距离能够少做改变，引脚间距不能改 变。将器件插入实验板上的插座中去，从插座中拔出时要小心，不要将器件引脚搞弯或折断。 3、74 系列器件一般左下角的最后一个引脚是 GND，右上角的引脚是 VCC 。例如，14 引脚器件引脚 7 是 GND，引脚 14 是 VCC ；20 引脚器件引脚 10 是 GND，引脚 20 是 VCC 。 但也有一些例外，例如 16 引脚的双 JK 触发器 74LS76，引脚 13（不是引脚 8）是 GND，引 脚 5（不是引脚 16）是 VCC 。所以使用集成电路器件时要先看清它的引脚图，找对电源和 地，避免因接线错误造成器件损坏。 数字电路综合实验中，使用的复杂可编程逻辑器件 EPM7032 是 44 引脚的 PLCC（Plastic Leaded Chip Carrier）封装，图 2 是封装正面图。器件上的小圆圈指示引脚 1，引脚号按逆时 针方向增加，引脚 2 在引脚 1 的左边，引脚 44 在引脚 1 的右边。EPM7032 有多个电源引脚 号、地引脚号，器件的缺角要对准插座的缺角。PLCC 封装器件管脚较多拔出时应更加小心， 1 2 3 4 5 6 7 14 13 12 11 10 9 8 6 5 4 3 2 1 44 43 42 41 40 7 8 9 10 11 12 13 14 15 16 17 39 38 37 36 35 34 33 32 31 30 29 18 19 20 21 22 23 24 25 26 27 28
可以使用专门的起拨器，也可以使用镊子从对角缝隙轻轻拨出。实验设备上的接线端上的接线采用自锁紧插头、插孔（插座）。使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一则锁紧。拨出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。不要使劲拔插头，以免损坏插头和连线。必须注意，不能带电插、拔器件。插、拔器件只能在关断电源的情况下进行。三、数字电路测试及故障查找、排除设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问题要分析原因，找出故障所在，并解决它。数字电路实验也遵循这些原则。1、数字电路测试数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接成一个完整的线路。把线路的输入接逻辑开关输出，线路的输出接逻辑状态指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测试是检查设计是否正确，接线是否无误的重要一步。在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。一般地说，时序电路应进行动态测试。2、数字电路的故障查找和排除在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。（1）器件故障器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻，器件失效背定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。判断器件失效的方法是用集成电路测试仪测试器件。需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须使用专门的集成电路测试仪。（2）接线错误接线错误是最常见的错误。据有人统计，在教学实验中，大约百分之七十以上的故障是由接线错误引起的。常见的接线错误包括忘记接器件的电源和地：连线与插孔接触不良：连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接：连线过长、过乱造成于扰。接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一定要接对、接好；检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量走直线、短线，以免引起干扰。（3）设计错误设计错误自然会造成与预想的结果不一致。原因是对实验要求没有吃透，或者是对所用器件的原理没有掌握。因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化。最后画好逻辑图及接线图。3
3 可以使用专门的起拔器，也可以使用镊子从对角缝隙轻轻拔出。 实验设备上的接线端上的接线采用自锁紧插头、插孔（插座）。使用自锁紧插头、插孔 接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。拔出插头时， 首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。不 要使劲拔插头，以免损坏插头和连线。 必须注意，不能带电插、拔器件。插、拔器件只能在关断电源的情况下进行。 三、数字电路测试及故障查找、排除 设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问 题要分析原因，找出故障所在，并解决它。数字电路实验也遵循这些原则。 1、数字电路测试 数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路 若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接 成一个完整的线路。把线路的输入接逻辑开关输出，线路的输出接逻辑状态指示灯，按功能 表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测 试是检查设计是否正确，接线是否无误的重要一步。 在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合 设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行 动态测试。一般地说，时序电路应进行动态测试。 2、数字电路的故障查找和排除 在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从 而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错 误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。 （1）器件故障 器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻， 器件失效肯定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者 器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有 时不易发现，需仔细检查。判断器件失效的方法是用集成电路测试仪测试器件。需要指出的 是，一般的集成电路测试仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、 下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须 使用专门的集成电路测试仪。 （2）接线错误 接线错误是最常见的错误。据有人统计，在教学实验中，大约百分之七十以上的故障 是由接线错误引起的。常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不良； 连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线 过长、过乱造成干扰。接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作 不正常，器件不工作或发热，电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所 用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一定要接对、接好； 检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。最 重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量 走直线、短线，以免引起干扰。 （3）设计错误 设计错误自然会造成与预想的结果不一致。原因是对实验要求没有吃透，或者是对所 用器件的原理没有掌握。因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。 初始设计完成后一般应对设计进行优化。最后画好逻辑图及接线图
（4）测试方法不正确如果不发生前面所述三种错误，实验一般会成功。但有时测试方法不正确也会引起观测错误。例如，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳尤其要学会正确使用示的假象。因此要学会正确使用所用仪器、仪表。在数字电路实验中，波器。在对数字电路测试过程中，由于测试仪器、仪表加到被测电路上后，对被测电路相当于一个负载，因此测试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。不过，在数字电路实验中，这种现象很少发生。当实验中发现结果与预期不一致时，千方不要慌乱。应仔细观测现象，冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。在故障的初始位置处，首先检查连线是否正确。前面已说过，实验故障绝大部分是由接线错误引起的，因此检查一定要认真、仔细。确认接线无误后，检查器件引脚是否全部正确插进插座中，有无引脚折断、弯曲、错插问题以及实验板器件插接端与引出端是否有断路或旁接现象。确认无上述问题后，取下器件测试，以检查器件好坏，或者直接换一个好器件。如果器件和接线都正确，则需考虑设计问题。3、基本实验4
4 （4）测试方法不正确 如果不发生前面所述三种错误，实验一般会成功。但有时测试方法不正确也会引起观 测错误。例如，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳 的假象。因此要学会正确使用所用仪器、仪表。在数字电路实验中，尤其要学会正确使用示 波器。在对数字电路测试过程中，由于测试仪器、仪表加到被测电路上后，对被测电路相当 于一个负载，因此测试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。 不过，在数字电路实验中，这种现象很少发生。 当实验中发现结果与预期不一致时，千万不要慌乱。应仔细观测现象，冷静思考问题所 在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下，按逻辑图和接 线图逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障 的初始发生位置。在故障的初始位置处，首先检查连线是否正确。前面已说过，实验故障绝 大部分是由接线错误引起的，因此检查一定要认真、仔细。确认接线无误后，检查器件引脚 是否全部正确插进插座中，有无引脚折断、弯曲、错插问题以及实验板器件插接端与引出端 是否有断路或旁接现象。确认无上述问题后，取下器件测试，以检查器件好坏，或者直接换 一个好器件。如果器件和接线都正确，则需考虑设计问题。 3、基本实验
深圳大学实验报告课程名称：数字电子技术实验项目名称：基本数字电路（实验一）学院：光电工程学院专业：授课教师：实验指导教师：学号：报告人：实验时间：实验报告提交时间：教务处制1-1
1-1 深 圳 大 学 实 验 报 告 课程名称： 数字电子技术 实验项目名称： 基本数字电路（实验一） 学院： 光 电 工 程 学 院 专业： 授课教师： 实验指导教师： 报告人： 学号： 实验时间： 实验报告提交时间： 教务处制
实验一基本数字电路一、实验目的1.1、掌握TTL与非门、与或门和异或门输入与输出之间的逻辑关系。1.2、熟悉TTL中、小规模集成电路的外型、管脚和使用方法。2.1、掌握三态门逻辑功能和使用方法。2.2、掌握三态门构成总线的特点和方法。2.3、初步学会用示波器测量简单的数字波形。3.1、掌握RS触发器、D触发器、JK触发器的工作原理。3.2、学会正确使用RS触发器、D触发器、JK触发器。二、实验所用器件和仪表1片1.1、二输入四与非门74LS001片1.2、二输入四或非门74LS281片1.3、二输入四异或门74LS861片2.1、二输入四与非门74LS001片2.2、三态输出的四总线缓冲门74LS1252.3、万用表2.4、示波器1片3.1、四2输入与非门74LS001片3.2、双D触发器74LS741片3.3、双JK触发器74LS73三、实验内容1.1、测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系1.2、测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系1.3、测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系2.1、74LS125三态门的输出负载为74LS00的一个与非门输入端。74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。2.2、74LS125三态输出负载为74LS00的一个与非门输入端。74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。2.3、用74LS125两个三态门输出构成一条总线。使两个控制端一个为低电平，另一个为高电平。一个三态门的输入接100kHZ信号，另一个三态门的输入接10kHZ信号。用示波器观察三态门的输出。3.1、用74LS00构成一个RS触发器，R、S端接逻辑开关输出，Q、Q端接逻辑状态指示灯，改变R、S的电平，观察现象并记录Q、Q的值。3.2、双D触发器74LS74中一个触发器功能测试。（1）将CLR（复位）、RP（置位）引脚接实验板上逻辑开关输出，Q、Q引脚接逻辑状态显示灯，改变CLR、RP的电平，观察现象并记录O、O的值。（2）在步骤（1）的基础上，置CLR、RP引脚为高电平，D（数据）引脚接逻辑开关输出，CK（时钟）引脚接单次脉冲。在D为高电平和低电平的情况，分别按单次脉冲按钮，观察现象并记录Q、Q的值。1-1
1-1 实验一 基本数字电路 一、实验目的 1.1、掌握 TTL 与非门、与或门和异或门输入与输出之间的逻辑关系。 1.2、熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。 2.1、掌握三态门逻辑功能和使用方法。 2.2、掌握三态门构成总线的特点和方法。 2.3、初步学会用示波器测量简单的数字波形。 3.1、掌握 RS 触发器、D 触发器、JK 触发器的工作原理。 3.2、学会正确使用 RS 触发器、D 触发器、JK 触发器。 二、实验所用器件和仪表 1.1、二输入四与非门 74LS00 1 片 1.2、二输入四或非门 74LS28 1 片 1.3、二输入四异或门 74LS86 1 片 2.1、二输入四与非门 74LS00 1 片 2.2、三态输出的四总线缓冲门 74LS125 1 片 2.3、万用表 2.4、示波器 3.1、四 2 输入与非门 74LS00 1 片 3.2、双 D 触发器 74LS74 1 片 3.3、双 JK 触发器 74LS73 1 片 三、实验内容 1.1、测试二输入四与非门 74LS00 一个与非门的输入和输出之间的逻辑关系 1.2、测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系 1.3、测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系 2.1、74LS125 三态门的输出负载为 74LS00 的一个与非门输入端。74LS00 同一个与非门的 另一个输入端接低电平，测试 74LS125 三态门三态输出、高电平输出、低电平输出的电 压值。同时测试 74LS125 三态输出时 74LS00 输出值。 2.2、74LS125 三态输出负载为 74LS00 的一个与非门输入端。74LS00 同一个与非门的另一 个输入端接高电平，测试 74LS125 三态门三态输出、高电平输出、低电平输出的电压值。 同时测试 74LS125 三态输出时 74LS00 输出值。 2.3、用 74LS125 两个三态门输出构成一条总线。使两个控制端一个为低电平，另一个为高 电平。一个三态门的输入接 100kHZ 信号，另一个三态门的输入接 10kHZ 信号。用示波 器观察三态门的输出。 3.1、用 74LS00 构成一个 RS 触发器，R、S 端接逻辑开关输出，Q、Q 端接逻辑状态指示灯， 改变 R、S 的电平，观察现象并记录 Q、Q 的值。 3.2、双 D 触发器 74LS74 中一个触发器功能测试。 （1）将 CLR（复位）、RP（置位）引脚接实验板上逻辑开关输出，Q、Q 引脚接逻辑状态 显示灯，改变 CLR、RP 的电平，观察现象并记录 Q、Q 的值。 （2）在步骤（1）的基础上，置 CLR、RP 引脚为高电平，D（数据）引脚接逻辑开关输出， CK（时钟）引脚接单次脉冲。在 D 为高电平和低电平的情况，分别按单次脉冲按钮，观 察现象并记录 Q、Q 的值
（3）在步骤（1）的基础上，将D引脚接1kHz脉冲源，CK引脚端接10kHz脉冲源，用示波器同时观察D端和CK端的波形，并记录：同时观察D端、O端的波形并记录分析原因。3.3、制定对双JK触发器74LS73中一个JK触发器的测试方案，并进行测试。四、实验提示1.1、将被测器件插入实验箱上的14脚插座中。1.2、将器件的引脚7与实验箱的“地（GND）”连接，将器件的引脚14与实验箱的+5V连接。1.3、用实验箱的逻辑开关输出作为被测器件的输入。按入或弹出逻辑开关，则改变器件的输入电平。1.4、将被测器件的输出引脚与实验箱上的逻辑状态显示灯连接。指示灯亮红色表示输出电平为1，指示灯亮绿色表示输出电平为0。2.1、三态门74LS125的控制端EN为低电平有效。2.2、用实验板上的逻辑开关输出作为被测器件的输入。按入或弹出开关，则改变器件的输入电平。3.1、74LS73引脚11是GND，引脚4是VcC。五、实验接线图、步骤及实验结果74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个二异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接线图与之类似。测试时各器件的引脚7接地，引脚14接+5V。图中的K1、K2是逻辑开关输出，LEDO是逻辑状态显示灯。1.1、测试74LS00逻辑关系接线图及测试结果U2A输入输出K1引脚1引脚2引脚3&3LEDOLL2K2LH74LS00HLHH图1.1测试74LS00逻辑关系接线图表1.174LS00真值表1.2、测试74LS28逻辑关系接线图及测试结果UA输入输出2K1引脚2引脚3引脚1≥1LEDOLLcK2LH74LS28HLHH图1.2测试74LS28逻辑关系接线图表1.274LS28真值表1-2
1-2 （3）在步骤（1）的基础上，将 D 引脚接 1kHz 脉冲源，CK 引脚端接 10kHz 脉冲源，用示 波器同时观察 D 端和 CK 端的波形，并记录；同时观察 D 端、Q 端的波形并记录分析原 因。 3.3、制定对双 JK 触发器 74LS73 中一个 JK 触发器的测试方案，并进行测试。 四、实验提示 1.1、将被测器件插入实验箱上的 14 脚插座中。 1.2、将器件的引脚 7 与实验箱的“地（GND）”连接，将器件的引脚 14 与实验箱的+5V 连 接。 1.3、用实验箱的逻辑开关输出作为被测器件的输入。按入或弹出逻辑开关，则改变器件的 输入电平。 1.4、将被测器件的输出引脚与实验箱上的逻辑状态显示灯连接。指示灯亮红色表示输出电 平为 1，指示灯亮绿色表示输出电平为 0。 2.1、三态门 74LS125 的控制端 EN 为低电平有效。 2.2、用实验板上的逻辑开关输出作为被测器件的输入。按入或弹出开关，则改变器件的输 入电平。 3.1、74LS73 引脚 11 是 GND，引脚 4 是 Vcc。 五、实验接线图、步骤及实验结果 74LS00 中包含 4 个二与非门，74LS28 中包含 4 个二或非门，74LS86 中包含 4 个二异 或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其它逻辑门时的接 线图与之类似。测试时各器件的引脚 7 接地，引脚 14 接+5V。图中的 K1、K2 是逻辑开关 输出，LED0 是逻辑状态显示灯。 1.1、测试 74LS00 逻辑关系接线图及测试结果 图 1.1 测试 74LS00 逻辑关系接线图 表 1.1 74LS00 真值表 1.2、测试 74LS28 逻辑关系接线图及测试结果 图 1.2 测试 74LS28 逻辑关系接线图 表 1.2 74LS28 真值表 输 入 输 出 引脚 1 引脚 2 引脚 3 L L L H H L H H 输 入 输 出 引脚 2 引脚 3 引脚 1 L L L H H L H H