数字电子技术实验
数字电子技术实验
目录实验一TTL集成逻辑门的逻辑功能与参数测试.实验二CMOS集成逻辑门的逻辑功能与参数测试.0实验三组合逻辑电路的设计与测试11实验四译码器及其应用·14实验五数据选择器及其应用··21实验六触发器及其应用，28实验七移位寄存器及其应用….·36实验八555时基电路及其应用43实验九D/A、A/D转换器49实验十智力竞赛抢答装置设计·55
目 录 实验一 TTL 集成逻辑门的逻辑功能与参数测试.1 实验二 CMOS 集成逻辑门的逻辑功能与参数测试 .8 实验三 组合逻辑电路的设计与测试 .11 实验四 译码器及其应用 .14 实验五 数据选择器及其应用.21 实验六 触发器及其应用.28 实验七 移位寄存器及其应用.36 实验八 555 时基电路及其应用. 43 实验九 D / A、A / D转换器. 49 实验十 智力竞赛抢答装置设计.55
实验一TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法。2、掌握TTL器件的使用规则。3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法。二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1-1(a)、(b)、(c)所示。VcomOR:RD(b)GND125AF(a)(c)图1-174LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能：当输入端中有一个或一个以上是低电平时，输出端为高电平：只有当输入端全部为高电平时，输出端是低电平（即有“0”得“1”，全“1"得“0")。其逻辑表达式为：Y=(ABCD)2、TTL与非门的主要参数
1 实验一 TTL 集成逻辑门的逻辑功能 与参数测试 一、实验目的 1、掌握 TTL 集成与非门的逻辑功能和主要参数的测试方法。 2、掌握 TTL 器件的使用规则。 3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法。 二、实验原理 本实验采用四输入双与非门 74LS20，即在一块集成块内含有两个互相独立的与非 门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图 1-1(a)、(b)、(c)所 示。 (b) （a） (c) 图 1-1 74LS20 逻辑框图、逻辑符号及引脚排列 1、与非门的逻辑功能 与非门的逻辑功能：当输入端中有一个或一个以上是低电平时，输出端为高 电平；只有当输入端全部为高电平时，输出端是低电平（即有“0”得“1”，全 “1”得“0”）。 其逻辑表达式为： Y ABCD = ( )′ 2、TTL 与非门的主要参数
(1)低电平输出电源电流IccL和高电平输出电源电流IccH与非门处于不同的工作状态，电源提供的电流是不同的。IccL是指所有输入端悬空，输出端空载时，电源提供器件的电流。IcCH是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常IccL>IccH，它们的大小标志着器件静态功耗的大小。器件的最大功耗为PccL=VcclccL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。IccL和IccH测试电路如图1-2(a)、(b)所示。[注意]：TTL电路对电源电压要求较严，电源电压Vcc只允许在+5V±10%的范围内工作，超过5.5V将损坏器件：低于4.5V器件的逻辑功能将不正常。VcoVcoVccC9+5V9+5V+5V+5VmlicclmA)/I(uA(a)(b)(c)(d)图1-2TTL与非门静态参数测试电路图(2)低电平输入电流L和高电平输入电流IiHI是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望域小些。Ii是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望i小些。由于较小，难以测量，一般免于测试。liL与liH的测试电路如图1-2(c)、(d)所示。(3)扇出系数 No扇出系数No是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NoL和高电平扇出系数NoH。通常2
2 (1)低电平输出电源电流 ICCL和高电平输出电源电流 ICCH 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入 端悬空，输出端空载时，电源提供器件的电流。ICCH 是指输出端空载，每个门 各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常 ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。器件的最大功耗为 PCCL ＝VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的 功耗。ICCL和 ICCH测试电路如图 1-2(a)、(b)所示。 [注意]：TTL 电路对电源电压要求较严，电源电压 VCC只允许在＋5V±10％的 范围内工作，超过 5.5V 将损坏器件；低于 4.5V 器件的逻辑功能将不正常。 (a) (b) (c) (d) 图 1-2 TTL 与非门静态参数测试电路图 (2)低电平输入电流 IiL和高电平输入电流 IiH IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流 出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌 入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负 载的个数，因此希望 IiL小些。 IiH 是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测 输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉 电流负载，其大小关系到前级门的拉电流负载能力，希望 IiH小些。由于 IiH较小， 难以测量，一般免于测试。IiL与 IiH的测试电路如图 1-2(c)、(d)所示。 (3)扇出系数 NO 扇出系数 NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的 一个参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载， 因此有两种扇出系数，即低电平扇出系数 NOL 和高电平扇出系数 NOH。通常
IHNoL，故常以NoL作为门的扇出系数。NoL的测试电路如图1-3所示，器件的输入端全部悬空，输出端接灌电流负载RL，调节RL使IoL增大，VoL随之增高，当VoL达到VoLm时的IoL就是允许灌入的最大负载电流，则loLNoL=通常NoL≥8iL(4)电压传输特性门的输出电压Vo随输入电压V而变化的曲线V。=V)称为门的电压传输特性，通过它可读得门电路的一些重要参数。测试电路如图1-4所示，采用逐点测试法，即调节Rw，逐点测得V及Vo，然后绘成曲线。VccVcc+5Vp9+5V2000RI10KRw图1-3扇出系数试测电路图1-4传输特性测试电路(5)平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5V㎡至输入波形对应边沿0.5Vm点的时间间隔，如图1-5所示。-+Vco0.5Vm+Vm1ViVCVm0.5VmtpdHtpdl(a）传输延迟特性(b)tpa的测试电路图1-5图1-5(a)中的tpdL为导通延迟时间，IpdH为截止延迟时间，平均传输延迟时间3
3 IiH＜IiL，则 NOH＞NOL，故常以 NOL作为门的扇出系数。 NOL的测试电路如图 1-3 所示，器件的输入端全部悬空，输出端接灌电流负 载 RL，调节 RL使 IOL增大，VOL随之增高，当 VOL达到 VOLm 时的 IOL 就是允许灌 入的最大负载电流，则 通常 NOL≥8 (4)电压传输特性 门的输出电压 VO 随输入电压 Vi 而变化的曲线 Vo＝f(Vi) 称为门的电压传输 特性，通过它可读得门电路的一些重要参数。测试电路如图 1-4 所示，采用逐点 测试法，即调节 RW，逐点测得 Vi 及 VO，然后绘成曲线。 图 1-3 扇出系数试测电路 图 1-4 传输特性测试电路 (5)平均传输延迟时间 tpd tpd 是衡量门电路开关速度的参数，它是指输出波形边沿的 0.5Vm 至输入波形 对应边沿 0.5Vm 点的时间间隔，如图 1-5 所示。 (a) 传输延迟特性 (b) tpd 的测试电路 图 1-5 图 1-5(a)中的 tpdL为导通延迟时间，tpdH 为截止延迟时间，平均传输延迟时间 OL OL iL I N I =
为(tpdL+tpdH)Ipd2tpa的测试电路如图1-5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为Ttpd =6TTL电路的tpd一般在10nS～40nS之间。表1-174LS20主要电参数规范值」单位参数名称和符号测试条件Vcc=5V，输入端悬空，输出端通导电源电流<14IccLmA空载Vcc=5V，输入端接地，输出端<7截止电源电流mAIccH空载低电平输入电Vcc=5V，被测输入端接地，其iL≤1.4mA流他输入端悬空，输出端空载Vcc=5V，被测输入端Vim=直<502.4V，其他输入端接地，输出端A流高电平输入电空载。liH参流Vcc=5V，被测输入端Vm=5V，数<1mA其他输入端接地，输出端空载。Vcc=5V，被测输入端Vm=输出高电平V0.8V，其他输入端悬空，IoH=VoH≥3.4400μA。Vcc=5V，输入端Vim=2.0V，输出低电平VoL<0.3loL=12.8mA。扇出系数4~8同VOH和VOLNoV交Vcc=5V，被测输入端输入信流平均传输延迟号：20nsIpd参时间数Vin=3.0V,f-2MHz。4
4 为 tpd 的测试电路如图 1-5(b)所示，由于 TTL 门电路的延迟时间较小，直接测 量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组 成的环形振荡器的振荡周期 T 来求得。 其工作原理是：假设电路在接通电源后 某一瞬间，电路中的 A 点为逻辑“1”，经过三级门的延迟后，使 A 点由原来的 逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A 点电平又重新回到逻辑“1”。 电路中其它各点电平也跟随变化。说明使 A 点发生一个周期的振荡，必须经过 6 级门的延迟时间。因此平均传输延迟时间为 TTL 电路的 tpd 一般在 10nS～40nS 之间。 表 1-1 74LS20 主要电参数 参数名称和符号 规范值 单位 测 试 条 件 直 流 参 数 通导电源电流 ICCL ＜14 mA VCC＝5V，输入端悬空，输出端 空载 截止电源电流 ICCH ＜7 mA VCC＝5V，输入端接地，输出端 空载 低电平输入电 流 IiL ≤1.4 mA VCC＝5V，被测输入端接地，其 他输入端悬空，输出端空载 高电平输入电 流 IiH ＜50 μA VCC＝5V，被测输入端 Vin＝ 2.4V，其他输入端接地，输出端 空载。 ＜1 mA VCC＝5V，被测输入端 Vin＝5V， 其他输入端接地，输出端空载。 输出高电平 VOH ≥3.4 V VCC＝5V，被测输入端 Vin＝ 0.8V，其他输入端悬空，IOH＝ 400μA。 输出低电平 VOL ＜0.3 V VCC＝5V，输入端 Vin＝2.0V， IOL＝12.8mA。 扇出系数 NO 4～8 V 同 VOH和 VOL 交 流 参 数 平均传输延迟 时间 tpd ≤20 ns VCC＝5V，被测输入端输入信 号： Vin＝3.0V，f＝2MHz。 1 ( ) 2 t tt pd pdL pdH = + 6 pd T t =
三、实验设备与器件1、+5V直流电源2、逻辑电平开关4、直流数字电压表3、逻辑电平显示器5、直流毫安表6、直流微安表7、74LS20×2、1K、10K电位器，200Q电阻器（0.5W)四、实验内容在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。1、验证TTL集成与非门74LS20的逻辑功能按图1-6接线，门的四个输入端接逻辑开关输出插口，以提供0"与“1"电平信号，开关向上，输出逻辑"1"，向下为逻辑0"。门的输出端接由LED发光二极管组成的逻辑电平显示器（又称0一1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑0"。按表1一2的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。表1-2真值表入表输输出+5VB.CD.YiY2141174LS2011ILEDIK110文8CiD1A1B10图1-6与非门逻辑测试电路2、74LS20主要参数的测试(1)分别按图1-2、1-3、1-5(b)接线并进行测试，将测试结果记入表1-3中。5
5 三、实验设备与器件 1、+5V 直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、直流数字电压表 5、直流毫安表 6、直流微安表 7、74LS20×2、1K、10K 电位器，200Ω 电阻器(0.5W) 四、实验内容 在合适的位置选取一个 14P 插座，按定位标记插好 74LS20 集成块。 1、验证 TTL 集成与非门 74LS20 的逻辑功能 按图 1-6 接线，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电 平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由 LED 发光 二极管组成的逻辑电平显示器（又称 0－1 指示器）的显示插口，LED 亮为逻辑 “1”， 不亮为逻辑“0”。按表 1－2 的真值表逐个测试集成块中两个与非门的逻辑 功能。74LS20 有 4 个输入端，有 16 个最小项，在实际测试时，只要通过对输入 1111、0111、1011、1101、1110 五项进行检测就可判断其逻辑功能是否正常。 表 1-2 真值表 表 图 1-6 与非门逻辑测试电路 2、74LS20 主要参数的测试 (1)分别按图 1-2、1-3、1-5(b)接线并进行测试，将测试结果记入表 1-3 中。 输 入 输 出 An Bn Cn Dn Y1 Y2 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0
表1-3IiLIccLIccHIoLIoL.tpd = T/6No =Iil.(mA)(mA)(mA)(mA)(ns)(2)接图1-4接线，调节电位器Rw，使v从OV向高电平变化，逐点测量vi和vo的对应值，记入表1-4中。表1-4V:(V)C0.20.40.8104Vo(V)五、实验报告1、记录、整理实验结果，并对结果进行分析。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。六、TTL集成电路使用规则及注意事项1、接插集成块时，要认清定位标记，不得插反。2、电源电压使用范围为：十4.5V~十5.5V，实验中要求使用Vcc=十5V。电源极性绝对不允许接错。3、闲置输入端处理方法（1）悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。(②）直接接电源电压Vcc（也可以串入一只110KQ的固定电阻）或接至某一固定电压（+2.44.7KQ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。6
6 表 1-3 ICCL (mA) ICCH (mA) IiL (mA) IOL (mA) tpd = T/6 (ns) (2)接图 1-4 接线，调节电位器 RW，使 vi 从 OV 向高电平变化，逐点测量 vi 和 vO的对应值，记入表 1-4 中。 表 1-4 Vi(V) 0 0.2 0.4 0.6 0.8 1.0 1.5 2.0 2.5 3.0 3.5 4.0 . VO(V) 五、实验报告 1、记录、整理实验结果，并对结果进行分析。 2、画出实测的电压传输特性曲线，并从中读出各有关参数值。 六、TTL 集成电路使用规则及注意事项 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为：＋4.5V～＋5.5V，实验中要求使用 Vcc＝＋5V。电源极性 绝对不允许接错。 3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实 验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于 接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所 有控制输入端必须按逻辑要求接入电路，不允许悬空。 (2) 直接接电源电压 VCC（也可以串入一只 1～10KΩ 的固定电阻）或接至某 一固定电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端 相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当 R≤680Ω 时，输入端相当于逻辑“0”；当 R≥4.7 KΩ 时，输入端相当于逻辑“1”。对于不 同系列的器件，要求的阻值不同。 iL OL O I I N =
5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(TS)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。6、输出端不允许直接接地或直接接十5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R=3～5.1 KQ2。附录：集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图2一1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，….依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端Vcc一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为Vcc，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。7
7 5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(TS)除外）。否 则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接＋5V 电源，否则将损坏器件，有时为了使 后级电路获得较高的输出电平，允许输出端通过电阻 R 接至 Vcc，一般取 R=3～ 5.1 KΩ。 附录：集成电路芯片简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图 2－1 所示。识别方法是：正对集成电路型号（如 74LS20）或看标记（左边的缺 口或小圆点标记），从左下角开始按逆时针方向以 1，2，3，.依次排列到最后 一脚（在左上角）。在标准形 TTL 集成电路中，电源端 VCC 一般排在左上端，接 地端 GND 一般排在右下端。如 74LS20 为 14 脚芯片，14 脚为 VCC，7 脚为 GND。 若集成芯片引脚上的功能标号为 NC，则表示该引脚为空脚，与内部电路不连接
实验二（CMOS集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握CMOS集成门电路的逻辑功能和器件的使用规则。2、学会CMOS集成门电路主要参数的测试方法。二、实验原理1、CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是：(1)功耗低，其静态工作电流在10-A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。(2)高输入阻抗，通常大于101%2，远高于TTL器件的输入阻抗。(3)接近理想的传输特性，输出高电平可达电源电压的99.9%以上，低电平可达电源电压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声容限很高。(4)电源电压范围广，可在十3V十18V范围内正常运行。(5)由于有很高的输入阻抗，要求驱动电流很小，约0.1uA，输出电流在十5V电源下约为500uA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。2、CMOS门电路逻辑功能尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。3、CMOS与非门的主要参数CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。4、CMOS电路的使用规则8
8 实验二 CMOS 集成逻辑门的逻 辑功能与参数测试 一、实验目的 1、掌握 CMOS 集成门电路的逻辑功能和器件的使用规则。 2、学会 CMOS 集成门电路主要参数的测试方法。 二、实验原理 1、CMOS 集成电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一 个集成电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路。CMOS 集 成电路的主要优点是： (1)功耗低，其静态工作电流在 10－9 A 数量级，是目前所有数字集成电路中 最低的，而 TTL 器件的功耗则大得多。 (2)高输入阻抗，通常大于 1010Ω，远高于 TTL 器件的输入阻抗。 (3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平 可达电源电压的 0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。 (4)电源电压范围广，可在＋3V～＋18V 范围内正常运行。 (5)由于有很高的输入阻抗，要求驱动电流很小，约 0.1μA，输出电流在＋5V 电源下约为 500μA，远小于 TTL 电路，如以此电流来驱动同类门电路，其扇出 系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输 入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS 电路的扇出系数一般取 10～20。 2、CMOS 门电路逻辑功能 尽管 CMOS 与 TTL 电路内部结构不同，但它们的逻辑功能完全一样。本实 验将测定与门 CC4081，或门 CC4071，与非门 CC4011，或非门 CC4001 的逻辑 功能。各集成块的逻辑功能与真值表参阅教材及有关资料。 3、CMOS 与非门的主要参数 CMOS 与非门主要参数的定义及测试方法与 TTL 电路相仿，从略。 4、CMOS 电路的使用规则