第四章组合逻辑电路 组合逻辑电路是指在任何时刻产生的稳定输出取决于该时刻各输入 值的组合。组合电路有两个特点: (1)由逻辑门电路组成,不包含记忆元件 (2)信号为单向传输,不存在反馈回路。 4.1组合逻辑电路分析 组合逻辑电路分析是指对一个特定电路,找出输出与输入之间的逻 辑关系,对其进行评价、改进和完善。 4.1.1分析方法 组合逻辑电路分析步骤为: (1)根据逻辑电路图写出输出函数表达式 (2)化简输出表达式
第四章 组合逻辑电路 组合逻辑电路是指在任何时刻产生的稳定输出取决于该时刻各输入 值的组合。组合电路有两个特点： ⑴ 由逻辑门电路组成，不包含记忆元件。 ⑵ 信号为单向传输，不存在反馈回路。 4．1 组合逻辑电路分析 组合逻辑电路分析是指对一个特定电路，找出输出与输入之间的逻 辑关系，对其进行评价、改进和完善。 4．1．1 分析方法 组合逻辑电路分析步骤为： ⑴ 根据逻辑电路图写出输出函数表达式 ⑵ 化简输出表达式
4.1.1分析方法 A (3)列出函数输出真值表 (4)功能评价 B C 4.1.2分析举例 P P F 例1:右图中,使用6个简单 8 门电路。分析采用以下步骤: (1)写出函数表达式 A B C Pl=A, P2=B+C, P3= BC 000 P4=Pl·P2=A(B+CP5=A·P3=ABC 0000 0 F=P4·P5=A(B+C)●ABC 0 (2)化简函数表达式 1001 F=A(B+C).ABC=A(B+C)+ABC 0 =AB+C+AB+AC=(41B)+(4C)1101 (3)根据化简后函数表达式列出真值表
4．1．1 分析方法 ⑶ 列出函数输出真值表 ⑷ 功能评价 4．1．2 分析举例 例 1：右图中，使用6 个简单 门电路。分析采用以下步骤： ⑴ 写出函数表达式 ⑵ 化简函数表达式 ⑶ 根据化简后函数表达式列出真值表 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 P1= A，P2 = B +C，P3 = BC P4 = P1• P2 = A(B +C)，P5 = A• P3 = ABC F = A(B +C) • ABC = A(B +C) + ABC F = P4 • P5 = A(B +C) • ABC = AB + AC + AB + AC = (A B) + (AC)
4.1.2分析举例 (4)功能评述 由真值表可知,仅当A、B、C取值相同B 时F值为0,否则为1。该电路具有检查输入 F 是否一致的功能。输出为1表示输入不一致, 因此称为“不一致电路”。 C 根据化简结果可画出等效电路图,x 显然比原图简略。 ≥1 B 例2:图中含7个简单门电路,分x 析电路功能,讨论结构是否合理。 2 F=(A+B)(A+C)°(C④B)(B+C) 8一F =1 (A+B+a+c(BC+BC)B+C) B (AB+A+C)(BC+BC) B =(B+A+C)BC+BC) 4 bC+abc t abc+ bc= bc t bc= bc
4．1．2 分析举例 ⑷ 功能评述 由真值表可知，仅当A、B、C 取值相同 时 F 值为 0，否则为1。该电路具有检查输入 是否一致的功能。输出为1 表示输入不一致， 因此称为 “不一致电路”。 根据化简结果可画出等效电路图， 显然比原图简略。 例 2：图中含 7 个简单门电路，分 析电路功能，讨论结构是否合理。 F = (A+ B)(A+C) • (C B)(B +C) = (AB + A+C)(BC + BC) = (B + A+C)(BC + BC) = (A+ B + A+ C)(BC + BC)(B + C) = BC + ABC + ABC + BC = BC + BC = B C
4.1.2分析举例 该例中,输入有A、B、C三个变量,但经简C 化后仅剩两个变量,全部功能仅需要一个异或门B 即可实现,显然结构极不合理。 4.2组合逻辑电路设计 根据问题要求完成逻辑设计,求出在特定功能下的逻辑电路。这一 过程称为逻辑电路设计,又称逻辑综合。 4.2.1设计方法 (1)建立给定问题的逻辑描述 (2)求出逻辑函数的最简表达式 (3)选择逻辑门类型并进行逻辑函数变换 (4)画出逻辑电路图
4．1．2 分析举例 4．2 组合逻辑电路设计 根据问题要求完成逻辑设计，求出在特定功能下的逻辑电路。这一 过程称为逻辑电路设计，又称逻辑综合。 4．2．1 设计方法 ⑴ 建立给定问题的逻辑描述 ⑵ 求出逻辑函数的最简表达式 ⑶ 选择逻辑门类型并进行逻辑函数变换 ⑷ 画出逻辑电路图 该例中，输入有A、B、C 三个变量，但经简 化后仅剩两个变量，全部功能仅需要一个异或门 即可实现，显然结构极不合理。 C B =1 F
4.2.2设计举例 AB CF 例1:设计“多数表决电路” 0 0 假设逻辑1表示“通过”,逻辑0表示“否0010 决”。在n个输入中,若逻辑1的个数过半,则0100 F=1,否则F=0。 0 AB 100 假设输入变量个数 C￥00011110 为3,根据条件,列出 000 0 0111 真值表,画出卡诺图。 0 分析真值表可得: & F(A,B,C)=∑m(3,56,7) 分析卡诺图,进行逻辑组合,选择与非门B 组成逻辑电路,逻辑表达式为: p-F C F(A, B, C)=AB+ AC + BC A =AB+AC+BC=AB·AC●BC
4．2．2 设计举例 例 1：设计 “多数表决电路” 假设逻辑 1 表示 “通过”，逻辑 0 表示 “否 决”。在 n 个输入中，若逻辑1 的个数过半，则 F = 1，否则 F = 0。 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 F(A,B,C) = m(3,5,6,7) 0 0 1 0 0 1 1 1 AB C 0 1 00 01 11 10 F(A,B,C) = AB+ AC + BC = AB + AC + BC = AB • AC • BC 假设输入变量个数 为 3，根据条件，列出 真值表，画出卡诺图。 分析真值表可得： 分析卡诺图，进行逻辑组合，选择与非门 组成逻辑电路，逻辑表达式为：
4.2.2设计举例 例2:设计一个比较两个三位二进制数 是否相等的数值比较器。 b 两个二进制数为A=a3a2a1、B=b3b2b A=B时,a3=b3、a2=b2、a1=b1。对应的 两位同时为0或同时为1表示相等。 选择异或门和或非门实现该逻辑,对表3 达式进行简化得: F=(a3b3+a3b3)(a262+a2b2(a1b+a,b,) (a3+b)a3+b3)(a2+b2)a2+b2)a1+b)a1+b) =(a3+b3)+(a3+b3)+(a2+b2)+a2+b2)+(a1+b)+(a1+bn =(a3b3+a3b3)+(a2b2+a2b2)+(a1b1+a1b/) =(a3b3)+(a2b2)+(a1b)
4．2．2 设计举例 例 2：设计一个比较两个三位二进制数 是否相等的数值比较器。 两个二进制数为 A = a3a2a1、B = b3 b2 b1。 A = B 时，a3 = b3、a2 = b2、a1= b1。对应的 两位同时为 0 或同时为 1 表示相等。 选择异或门和或非门实现该逻辑，对表 达式进行简化得： ( )( )( ) 1 1 1 1 2 2 2 2 3 3 F = a3 b3 + a b a b + a b a b + a b ( )( )( )( )( )( 1) 1 1 2 1 2 2 3 2 3 3 = a3 + b a + b a + b a + b a + b a + b ( ) ( ) ( ) ) ( ) ( 1) 1 1 2 1 2 2 3 2 3 3 = a3 + b + a + b + a + b + a + b + a + b + a + b ( ) ( ) ( ) 1 1 1 2 1 2 2 3 2 3 3 = a3 b + a b + a b + a b + a b + a b ( ) ( ) ( ) = a3 b3 + a2 b2 + a1 b1
4.2.3设计中几个实际问题的处理 1.包含无关条件的组合逻辑设计 ABICIDF 由于输入变量之间存在相互制约限定,使输0000d 入变量的某些取值不存在,为0或为1均与输出 000|1d 无关。称为包含无关条件的逻辑问题。描述这类 0010d 00110 问题的逻辑函数称为无关条件的逻辑函数 01000 例:设计组合逻辑电路,判别以余3码表示01010 的十进制数是否为合数(非质数)。 解:输入变量为A、B、C、D,当其表示的 10000 十进制数为合数时输出F=1,否则为F=0。 10011 列出真值表,根据余3代码规定,ABCD组10 合中不允许出现00001、0010、101、110、10111 11110若不考虑无关项,函数表达式为 11001 F(A,B,C,D)=∑m(7,9,1112) 1110d ABd+aBCd+ ABcD 1|111d
4．2．3 设计中几个实际问题的处理 1．包含无关条件的组合逻辑设计 由于输入变量之间存在相互制约限定，使输 入变量的某些取值不存在，为0 或为 1 均与输出 无关。称为包含无关条件的逻辑问题。描述这类 问题的逻辑函数称为无关条件的逻辑函数。 例：设计组合逻辑电路，判别以余3 码表示 的十进制数是否为合数（非质数）。 解：输入变量为A、B、C、D，当其表示的 十进制数为合数时输出F = 1，否则为 F = 0。 列出真值表，根据余3 代码规定，ABCD 组 合中不允许出现 0000、0001、0010、1101、1110、 1111。若不考虑无关项，函数表达式为： A B C D F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 d d d 0 0 0 0 1 0 1 0 1 1 d d d F(A,B,C,D) = m(7,9,11,12) = ABD + ABCD + ABCD
4.2.3设计中几个实际问题的处理 AB AB CD00011110 CD、00011110 d 0 0 00 00|10 01d0 01 00 110 d_dd 0 10d0 0 1000 0 加入无关项对输出没有影响。将无关条件 A d(0,1,2)当成0处理,d(13,14,15)当B 成1处理,则函数表达式为: F(A,B,C,D)=∑m(79,1112,1314,15) D b-F Ab+aD+BcD 显然后一个表达式更为简单。可采用与非 门实现,与非表达式为 C F(A, B, C, D)=AB+AD+ BCD= AB AD. BCD
4．2．3 设计中几个实际问题的处理 加入无关项对输出没有影响。将无关条件 d ( 0，1，2 ) 当成 0 处理，d ( 13，14，15 ) 当 成 1 处理，则函数表达式为： 显然后一个表达式更为简单。可采用与非 门实现，与非表达式为： F(A,B,C,D) = AB+ AD+ BCD = AB• AD• BCD d 0 1 0 d 0 d 1 0 1 d 1 d 0 d 0 AB CD 00 01 11 10 00 01 11 10 0 0 1 0 0 0 1 1 0 1 1 1 0 0 1 0 AB CD 00 01 11 10 00 01 11 10 F(A,B,C,D) = m(7,9,11,12,13,14,15) = AB + AD + BCD
4.2.3设计中几个实际问题的处理 2.多输出函数的组合逻辑设计 同一组变量可产生多个输出函数,多个输出函数存在一定的关系, 逻辑简化时将所有输出作为一个整体考虑,找出各输出函数的公用项, 从而使电路整体结构最简。 例:设计一个全加器。 AB C 全加器有两个本位输入A、B,低位进位 输入C1,产生和输出S和进位输出C 00000 S=ABC-1+ ABCi-1+ ABCi-1+ABCi_ 01 C=ABCi-+ABCi-I+ ABCi-/+ ABCi-I 000 1010 101 用异或门和与非门实现,可将表达式变 换为 010 100 S=A(BCi-+ BCi-1)+ A(BCi-1+ BCi-l) l111 0111 =A(BC)+A(B④C)=ABC C=AB+AC1+BCa1=AB·AC=1·BC-1
4．2．3 设计中几个实际问题的处理 2．多输出函数的组合逻辑设计 同一组变量可产生多个输出函数，多个输出函数存在一定的关系， 逻辑简化时将所有输出作为一个整体考虑，找出各输出函数的公用项， 从而使电路整体结构最简。 例：设计一个全加器。 全加器有两个本位输入A、B，低位进位 输入 Ci-1，产生和输出S 和进位输出 Ci 用异或门和与非门实现，可将表达式变 换为： A B Ci- 1 S Ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 S = A(BCi−1 + BCi−1) + A(BCi−1 + BCi−1 ) 1 = A(B C) + A(B C) = A B C C = AB+ ACi−1 + BCi−1 = AB• ACi−1 • BCi−1 S = ABCi−1 + ABCi−1 + ABCi−1 + ABCi−1 C = ABCi−1+ABCi−1 + ABCi−1 + ABCi−1
4.2.3设计中几个实际问题的处理 所得方程已是最简方程,可画出对应的电路图。但考虑多输出函数 的关联,将函数C做进一步变换 C= ABCi-+ABCi-I+ ABCi-/+ABCi-l =(AB+AB)C-1+AB=(AB)C-1+AB=(A④B)C-1·AB 在逻辑电路图中,两个输出信号共用一个异或门,可节省器件
4．2．3 设计中几个实际问题的处理 所得方程已是最简方程，可画出对应的电路图。但考虑多输出函数 的关联，将函数C 做进一步变换。 在逻辑电路图中，两个输出信号共用一个异或门，可节省器件。 C = ABCi−1+ABCi−1 + ABCi−1 + ABCi−1 = (AB + AB)Ci−1 + AB = (A B)Ci−1 + AB = (A B)Ci−1 • AB
