山东大学：《数字电路》讲义课件_第六章 异步时序逻辑电路

第六章异步时序逻辑电路 同步时序逻辑电路采用时钟脉冲对电路进行控制,由时钟脉冲决定 电路状态的转换 异步时序逻辑电路不采用时钟脉冲控制,电路状态改变仅受输入信 号的控制。可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路。 6.1脉冲异步时序电路 引起触发器状态变换的脉冲信号由输入端直接提供,输入脉冲应满 足以下约束 (1)输入脉冲宽度应保证触发器正常翻转 ②2)输入脉冲间隔应保证后一个脉冲到来时,前一个脉冲引起的电 路变化结束。 (3)不允许两个或两个以上输入端同时出现脉冲

1 第六章 异步时序逻辑电路 同步时序逻辑电路采用时钟脉冲对电路进行控制，由时钟脉冲决定 电路状态的转换。 异步时序逻辑电路不采用时钟脉冲控制，电路状态改变仅受输入信 号的控制。可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路。 6．1 脉冲异步时序电路 引起触发器状态变换的脉冲信号由输入端直接提供，输入脉冲应满 足以下约束： ⑴ 输入脉冲宽度应保证触发器正常翻转 ⑵ 输入脉冲间隔应保证后一个脉冲到来时，前一个脉冲引起的电 路变化结束。 ⑶ 不允许两个或两个以上输入端同时出现脉冲

6.1.1脉冲异步时序逻辑电路分析 用状态表、状态图、时间图为工具,分析步骤与同步电路相似。 例1:分析异步时序逻辑电路图功能 解:电路由两个J-K触发器组成。输 出Z是输入和状态的函数,属于 Mealy型。 (1)写出输出函数和激励函数表达式 J2=k2=l,C2=y,J1=K1=1,C1=x (2)列出电路次态真值表 X 输入现态 激励函数 次态 X y2 y1I J2 K2 C2 J1 K C1 y2+D) y,+D) 100 0 0|11 0 0

2 6．1．1 脉冲异步时序逻辑电路分析 用状态表、状态图、时间图为工具，分析步骤与同步电路相似。 例 1： 分析异步时序逻辑电路图功能 解：电路由两个J – K 触发器组成。输 出 Z 是输入和状态的函数，属于Mealy 型。 ⑴ 写出输出函数和激励函数表达式 ⑵ 列出电路次态真值表 2 1 Z = xy y J K 1 C y J K 1 C x 2= 2 = ， 2 = 1， 1 = 1 = ， 1 = 输入 现态 激励函数 次态 x y2 y1 J2 K2 C2 J1 K1 C1 y2 (n+1) y1 (n+1) 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 0

6.1.1脉冲异步时序逻辑电路分析 J-K触发器状态变化发生在时钟端负跳变时,在真值表中用1” 表示。x=0时电路状态不变,因此在真值表中x=1。 (3)做出状态表和状态图 0/0 1/0 )0/0 现态次态ym+y+ 01 /Z x/Z1/1 y2 y1 X=1 00 01/0 11 10 10/0 1/0 11/0 0/0 0/0 00/ D画出时间图开说明电路 几几「几 逻辑功能 分析表和图可知,电路为 模4加1计数器。当收到4个 输入脉冲时,产生进位脉冲。z

3 6．1．1 脉冲异步时序逻辑电路分析 J – K 触发器状态变化发生在时钟端负跳变时，在真值表中用 “ ” 表示。x = 0 时电路状态不变，因此在真值表中x = 1。 ⑶ 做出状态表和状态图 ⑶⑷ 现态 次态y2 (n+1) y1 (n+1) /Z y2 y1 x = 1 0 0 1 1 0 1 0 1 0 1 / 0 1 0 / 0 1 1 / 0 0 0 / 1 0/0 0/0 00 01 x/Z 1/1 1/0 11 10 0/0 0/0 1/0 1/0 ⑷ 画出时间图并说明电路 逻辑功能 分析表和图可知，电路为 模 4 加 1 计数器。当收到4 个 输入脉冲时，产生进位脉冲。 x y1 y2 Z

6.1.1脉冲异步时序逻辑电路分析 例2:分析异步时序逻辑电路图的功能 电路由两个R-S 触发器组成。三个输入 ≥1 端ⅹ1、ⅹ2、x3,输出端 Z是状态变量的函数, 属于 Moore型。 R2 S2 RI (1)输出函数和激 ≥1 励函数表达式为 && &&& Z=V2+y=y2yI X S2=x1, S=x2y2V1X3 R2=x3+x2y=x3(x2+y1),R1=x1+x3y2+x2y,S1=x2y2y (2)根据激励函数表达式和R-S触发器功能表,可列出电路次态真 值表。注意:三个输入中,每个时刻仅允许一个有脉冲(为1)

4 6．1．1 脉冲异步时序逻辑电路分析 例 2：分析异步时序逻辑电路图的功能 电路由两个R – S 触发器组成。三个输入 端 x1、x2、x3，输出端 Z 是状态变量的函数， 属于 Moore 型。 ⑴ 输出函数和激 励函数表达式为： 2 1 2 1 Z = y + y = y y 1 1 3 2 2 1 1 2 2 1 ， R = x + x y + x y ，S = x y y ⑵ 根据激励函数表达式和R – S 触发器功能表，可列出电路次态真 值表。注意：三个输入中，每个时刻仅允许一个有脉冲（为1）。 1 2 2 1 S2 = x1，S = x y y ( ) 1 R2 = x3 + x2 y1 = x3 x2 + y

6.1.1脉冲异步时序逻辑电路分析 输入 现态 激励函数 次态 X X y2 y R (n+1 y1 001 10 001 x00000000 0 000 R0000 0011110 00000000 0101 0 100 00000 01000 1011111 m00000010000 0000 0000 111 (3)根据真值表,可作出状态表和状态图。 假定电路状态转换发生在输入脉冲作用结束时,与脉冲后沿对齐

5 6．1．1 脉冲异步时序逻辑电路分析 ⑶ 根据真值表，可作出状态表和状态图。 假定电路状态转换发生在输入脉冲作用结束时，与脉冲后沿对齐。 输入 现态 激励函数 次态 x1 x2 x3 y2 y1 R2 S2 R1 S1 y2 (n+1) y1 (n+1) 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1

6.1.1脉冲异步时序逻辑电路分析 现态次态y2)ym1)输出 X X X 00/0 10/0 00100000 0 01100000 1010|11000 X,X 111000010 ()画出时间图并说明电路逻辑功能,(o1 110 假定输入端x1、ⅹ2、X3出现 脉冲的顺序为:x1、ⅹ2、x1、x3、 x1、x2、x3、x1、x3、x2,根据x 状态表和状态图作出时间图。x3 由状态图和时间图可知,当Y2 3个输入端依次顺序产生脉冲时,y1 输出一个“1”信号。 Z

6 6．1．1 脉冲异步时序逻辑电路分析 ⑷ 画出时间图并说明电路逻辑功能， 现态 次态 y2 (n+1) y1 (n+1) 输出 y2 y1 x1 x2 x3 Z 0 0 1 1 0 1 0 1 10 10 10 10 00 00 11 00 00 00 00 01 0 1 0 0 x2,x3 x1 x1 00/0 10/0 x3 x2,x3 x1 x2 x1 x2 01/1 11/0 假定输入端 x x3 1、x2、x3 出现 脉冲的顺序为：x1、x2、x1、x3、 x1 、x2、x3 、x1、x3、x2 ，根据 状态表和状态图作出时间图。 由状态图和时间图可知，当 3 个输入端依次顺序产生脉冲时， 输出一个 “1” 信号。 x1 x2 x3 y2 y1 Z

6.1.2脉冲异步时序逻辑电路的设计 脉冲异步时序逻辑电路不采用统一时钟,设计步骤与同步时序逻辑 电路稍有差别。 电路设计时,应注意以下两点: (1)不允许两个或两个以上输入同时为1(出现脉冲),在形成状态 表或状态图时,只需考虑多个输入中仅有一个为1的情况。在确定激励 函数和输出函数时,可将多个输入同时为1情况,作为无关条件处理。 (2)当存储电路采用时钟D触发器激励表 T触发器激励表 触发时将时钟输入端作为[ Q Qon+) CP D[ Q Qop CPT 激励函数处理,可通过控制 d 0 输入端时钟脉冲的有无,控00400 d011d d 制触发器翻转与否 0 根据这两点规定,4种1010 10 常用触发器的激励表为: 激励表中,d为任意 o d o d

7 6．1．2 脉冲异步时序逻辑电路的设计 脉冲异步时序逻辑电路不采用统一时钟，设计步骤与同步时序逻辑 电路稍有差别。 电路设计时，应注意以下两点： ⑴ 不允许两个或两个以上输入同时为1（出现脉冲），在形成状态 表或状态图时，只需考虑多个输入中仅有一个为1 的情况。在确定激励 函数和输出函数时，可将多个输入同时为1 情况，作为无关条件处理。 Q Q(n+1) CP D 0 0 d 0 0 d 0 1 1 1 1 0 1 0 1 1 d 1 0 d ⑵ 当存储电路采用时钟 触发时，将时钟输入端作为 激励函数处理，可通过控制 输入端时钟脉冲的有无，控 制触发器翻转与否。 根据这两点规定，4 种 常用触发器的激励表为： 激励表中，d 为任意。 Q Q(n+1) CP T 0 0 d 0 0 d 0 1 1 1 1 0 1 1 1 1 d 0 0 d D 触发器激励表 T 触发器激励表

6.1.2脉冲异步时序逻辑电路的设计 J-K触发器激励表 R-S触发器激励表 Q (n+D)CPJ K Q Qn+D) CPR S 0 0 00 d 01 d01 ddd dd0 1 0 101d1 0 d 0dd 0 dd d 0d 从表中可知,要求触发器状态不变时,有两种处理方法。一种是令 CP=d,输入端取相应值,另一种是令CP=0,输入端取任意值。 例如,D触发器现态Q=0时,当D=0时无论CP为何值,或者当CP 0时,无论D为何值,均可实现Qm1)=0,状态保持不变。 现态Q=1时,当D=1时无论CP为何值,或者当CP=0时,无论D为 何值,均可实现Qn+1)=1,状态保持不变

8 6．1．2 脉冲异步时序逻辑电路的设计 从表中可知，要求触发器状态不变时，有两种处理方法。一种是令 CP = d，输入端取相应值，另一种是令CP = 0，输入端取任意值。 例如，D 触发器现态 Q = 0 时，当 D = 0 时无论 CP 为何值，或者当 CP = 0 时，无论 D 为何值，均可实现 Q(n+1) = 0，状态保持不变。 现态 Q = 1 时，当 D = 1 时无论 CP 为何值，或者当 CP = 0 时，无论 D 为 何值，均可实现 Q(n+1) = 1 ，状态保持不变。 Q Q(n+1) CP J K 0 0 d 0 d 0 d d 0 1 1 1 d 1 0 1 d 1 1 1 d d 0 0 d d Q Q(n+1) CP R S 0 0 d d 0 0 d d 0 1 1 0 1 1 0 1 1 0 1 1 d 0 d 0 d d J – K 触发器激励表 R – S 触发器激励表

6.1.2脉冲异步时序逻辑电路的设计 例1:用T触发器设计模8加1计数器,对输入端计数,收到第8 个脉冲时,输出端Z产生进位输出脉冲。 解:模8计数器需采用三个触发器,状态变量用y2、y1、y表示 该电路为 Mealy型,初态为000 现态次态y!my( (n+ (1)作出状态表和状态图 X=1 X/Z 000 001/0 1/0 1/0 000 1/0 010/0 001 010 011 010 011/0 1/1 1/0 011 100/0 100 101/0 101 100 110/0 1/0 1/0 1/0 10 111/0 (2)确定激励函数和输出函数 000/1 状态不变时,触发器时钟端为0,输入端仼意;状态需改变时,触 发器时钟为1,T端为1。由此可作出激励函数和输出函数真值表 9

9 6．1．2 脉冲异步时序逻辑电路的设计 例 1：用 T 触发器设计模8 加 1 计数器，对输入端计数，收到第8 个脉冲时，输出端 Z 产生进位输出脉冲。 解：模 8 计数器需采用三个触发器，状态变量用y2、y1、y0 表示。 该电路为 Mealy 型，初态为 000。 ⑴ 作出状态表和状态图 ⑵ 确定激励函数和输出函数 状态不变时，触发器时钟端为0，输入端任意；状态需改变时，触 发器时钟为 1，T 端为1。由此可作出激励函数和输出函数真值表。 现态 次态y2 (n+1) y1 (n+1) y0 (n+1) y2 y1 y0 x = 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 / 0 0 1 0 / 0 0 1 1 / 0 1 0 0 / 0 1 0 1 / 0 1 1 0 / 0 1 1 1 / 0 0 0 0 / 1 000 001 010 011 111 110 101 100 x/Z 1/0 1/0 1/0 1/1 1/0 1/0 1/0 1/0

6.1.2脉冲异步时序逻辑电路的设计 激励函数和输出函数真值表 输入脉冲 现态 激励函数 输出 C: T l1111 y0000 000 010 Tddd 0d1 100 Z0000000 0 000 ddd 根据上表,考虑ⅹ=0(无脉冲)时电路状态不变,可令各触发器时 钟端C}为0,各输入端T任意。可得激励函数和输出函数表达式: C2=xy yo, C=xyo, Co=x, T2=T=To=l, Z=xy2y1yo (3)根据激励函数和输出函数表达式画出逻辑电路图

10 6．1．2 脉冲异步时序逻辑电路的设计 激励函数和输出函数真值表 根据上表，考虑x = 0（无脉冲）时电路状态不变，可令各触发器时 钟端 Ci 为 0，各输入端T 任意。可得激励函数和输出函数表达式： ⑶ 根据激励函数和输出函数表达式画出逻辑电路图 输入脉冲 现态 激励函数 输出 x y2 y1 y0 C2 T2 C1 T1 C0 T0 Z 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 1 d d d 1 d d d 1 0 1 0 1 0 1 0 1 d 1 d 1 d 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 2 1 0 1 0 0 2 1 0 2 1 0 C = xy y ，C = xy ，C = x，T = T = T = 1，Z = xy y y