例1:(7,4)循环码:g(x)=x3+x+1,且 R(x)=x5+x4+x2,求S-? 解:法一:S(x)=Rg([R(x)=x2+ 法二:S=RH 1011000 1000101 0101100 0100111 G 0010110 0 0010110 0001011 0001011 1110100 Hn=0111010 1101001 S=RH0=(101) 法三:电路实现 CP=7,D0D1D2=101
例 1：（7，4）循环码：g(x)=x 3+x+1，且 R(x)= x 5+x 4+x 2，求 S=? 解：法一：S(x)=Rg(x)[R(x)]=x 2+1 法二：S=RHT = 0001011 0010110 0101100 1011000 G ， = 0001011 0010110 0100111 1000101 G0 = 1101001 0111010 1110100 H0 S=RH0 T＝（101） 法三：电路实现 D0 D1 D2 R CP＝7，D0D1D2=101
定理8-8:若S(x)是R(x)的伴随式,则 R(x)循环左移一位得R((x),R((x)的 伴随式S1(x)是Sx)在伴随式计算电路中 自发运算右移一位的结果。即: Si(x)=x s(x) modg(x) TH8—8证明 设:RQ(x)=rn1x"1+rn2x2+…+n1x+ro 对应伴随式:Sx)=R(xR(x) R(=a(x)g(x)+ s(x xR(x=rn-1x"+rn-2x/2-I+.+rx+ ro. =(rn-2x/n-I+oootroxtrn-1trm-I(x/+1 R(x)+rn-(x+1) AI:R(x)=xR(x)+rm-1(x+1) -xR(x) modg() xs(x) modg(x) 而:S(x)=R(x) model S(x)=x(x)modg(x)证毕!
定理 8—8：若 S(x)是 R(x)的伴随式，则 R(x)循环左移一位得 R （1） (x)，R （1） (x)的 伴随式 S1(x)是 S(x)在伴随式计算电路中 自发运算右移一位的结果。即： S1(x)＝x S(x) modg(x) TH8－8 证明： 设：R(x)=rn-1x n-1+ rn-2x n-2+…+ r1x+ r0 对应伴随式：S(x)=Rg(x)[R(x)] ∴ R(x)＝a(x) g(x)+ S(x) xR(x)=rn-1x n+ rn-2x n-1+…+ r1x 2+ r0x =(rn-2x n-1+…+r0x＋rn-1)＋rn-1(x n+1) = R （1） (x)＋rn-1(x n+1) 则：R （1） (x)＝xR(x)＋rn-1(x n+1) ＝xR(x) modg(x) ＝xS(x) modg(x) 而：S1(x)＝R （1） (x) modg(x) ∴ S1(x)＝xS(x) modg(x) 证毕！
供:9x)=x入 件随汁孙电砂的自发运抖 R 6} 节拍*△55 、0、0 2 40X010 00 4110X手:0 I"I X+x s41 6的11、“x+为 x+150 5 定理8—9:设伴随式序列S=(s-1S2 s1S)对应于错误图样E=(en1en2…ee0), 则在无输入(自发运算)情况下,伴随 式计算电路循环移位-1次得到的新伴 随式序列为S1,必对应于E的i1次循 环移位,即Sn1对应E1。 E n-计+
定理 8－9：设伴随式序列 S=（sr-1sr-2… s1s0）对应于错误图样 E=（en-1en-2…e1e0）， 则在无输入（自发运算）情况下，伴随 式计算电路循环移位 i-1 次得到的新伴 随式序列为 Si-1，必对应于 E 的 i-1 次循 环移位，即 Si-1 对应 Ei-1。 Ei-1＝（en-ien-i-1…en-i+1）
例2:g(x)=x32+x+1 (7,4)循环码译码器 控制2 第n-k+1拍开 D D D 控制1 第n+1拍开 D DI 一控制门D 输出 7级缓冲寄存器 (对比一般线性分组码错型产生电路:7个逻辑组合电路组成) e6=21s es= s21s0 e4=S2s10 e3=s2S150 e2=S2S150 1=S2S1s0 eo 2S150
例 2：g(x)=x 3+x+1 （7，4）循环码译码器： (对比一般线性分组码错型产生电路：7 个逻辑组合电路组成) 0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 0 4 2 1 0 5 2 1 0 6 2 1 0 e s s s e s s s e s s s e s s s e s s s e s s s e s s s = = = = = = = 控制 2 第 n-k+1 拍开 D0 D1 D2 D0 D1 D2 7 级缓冲寄存器 R 控制 1 第 n +1 拍开 控制门 D S0 S1 S2 输出
捕错译码基本思想: 只要全部错误都集中在任意一个连 续的r位码元段内,可通过S(x)与R(x) 的移位运算,把错误捕获到后r位校验 段内,从而得到可纠正的错误图样E进 行纠错 定理8-10:设(n,k)循环码的纠错能 力为t,错误位数为m≤t,则伴随式序列 S的重量W(S)≤t的充要条件是全部m 个错误落在码字的监督位上
捕错译码基本思想： 只要全部错误都集中在任意一个连 续的 r 位码元段内，可通过 S(x)与 R(x) 的移位运算，把错误捕获到后 r 位校验 段内，从而得到可纠正的错误图样 E 进 行纠错。 定理 8－10：设（n，k）循环码的纠错能 力为 t，错误位数为 m≤t，则伴随式序列 S 的重量 W(S) ≤t 的充要条件是全部 m 个错误落在码字的监督位上
R 门1 DJ[D[DH[D[DH[D}由D D 伴随式重量检测器 W(S)≤2,输出“1” 控制门1、2、3、4 2 7级缓冲寄存器 门4 (15,7)循环码的捕错译码电路 g(x)=x°+x+x°+x+1
D0 D1 D2 D3 D4 D5 D6 D7 门 1 伴随式重量检测器 门 2 控制门 1、2、3、4 W(S)≤2，输出“1” 7 级缓冲寄存器 门 3 门 4 R m ˆ (x) （15，7）循环码的捕错译码电路 ( ) 1 8 7 6 4 g x = x + x + x + x +
k级存回状恋 低 高 接收矢 Ld上□□ CFo (「n D次形位的煖(x) LG Taro (rk) R 辰「佐改 在错型Ex)=5x) 565 书|次礼业后的关另: 2次在店的天号 吐L (k2) ,∩nI 茆次移质务: 信息尢 彡K位
8级缓在器一Q极缓存器 门 出 W(S)≤2?检测 (15,7,5)循环码捕错译码电路 g(x)除法电路 R(x) W(S)st检测电路 门 n级缓存器 a→ 输出C(x) (n,k)循环码的第二类捕错译码器 g(x)除法电路 R(x) 输入 H(S)≤t检测电路 n级缓存器 输出C(x) (n,k)循环码的第二类捕错译码器
例:(7,3)循环码g(x)=x4+x2+x2+1 解: 1011000 1110100 H 1100010 0110001
例：（7，3）循环码 g(x)= x 4+x 3+x 2+1 解： = 0110001 1100010 1110100 1011000 H0
定义8-3:若监督和式中某一特定位e; 在每个和式中均出现,而其他位e(i≠j 仅在其中一个和式中出现,则称和式在 e;位正交,且称这个和式组为正交一致 监督和式组 R 伴随式计算电路 修 大数门门限:U+1 m n级缓存器 输出 I类一步大数逻辑译码原理图 定理8-11:若一个循环码在任意一位上 能建立J个正交一致监督和式,则该码 能纠正≤[J2]个错误。 定理8-12:若一个(n,k)循环码最小 距离为db,则它对某一码元正交的一致 监督和式的个数J≤d-1
定义 8-3：若监督和式中某一特定位 ei 在每个和式中均出现，而其他位 e（j i≠j） 仅在其中一个和式中出现，则称和式在 ei 位正交，且称这个和式组为正交一致 监督和式组。 定理 8-11：若一个循环码在任意一位上 能建立 J 个正交一致监督和式，则该码 能纠正 t≤[J/2]个错误。 定理 8-12：若一个（n，k）循环码最小 距离为 d0，则它对某一码元正交的一致 监督和式的个数 J≤d0-1。 伴随式计算电路 n 级缓存器 修 正 线 大数门 门限：[J/2]+1 输出 R A1 A2 AJ I 类一步大数逻辑译码原理图