实验一 TTL集成逻辑门的逻辑功能与参数测试.1 实验二 组合逻辑电路的设计与测试.8 实验三 译码器及其应用.11 实验四 数据选择器及其应用.18 实验五 触发器及其应用.25 实验六 计数器及其应用.31 实验七 移位寄存器及其应用.37 实验八 555定时电路及其应用.45

复旦大学电子工程系：数字逻辑基础_第5章 异步时序电路

第五节 译码器和数据分配器 第六节 数据选择器 第七节 数据比较器

第三节 加法器 第四节 编码器

5-4 试分析下图时序电路的逻辑功能、画出波形图并列出输出状态表（设初态为 000）

第三节 加法器 第四节 编码器

第五节 译码器和数据分配器 第六节 数据选择器 第七节 数据比较器

译码器的工作过程与编码器相反,它将二进制编码 翻译成不同的硬件输出组合

4.19 解: 设计思路:用同余的概念,也就是说 (0011)余3BCD → (0000)8421BCD

本章主要介绍二部分内容: