7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

在机群系统中,机群的互连网络性能对整个机群系统的性能有着至关重要的影响.机群系统要求互连网络具有高带宽、低延迟、高可靠等特性,传统的互连网络接入方法基本上基于PCI接口.本文提出了基于DDR DIMM内存总线的接入思想,采用可编程逻辑器件FPGA实现网络接口设计,通过直接读写内存方式提高并行接入带宽,并将部分通讯协议下载到网卡上以提高计算和通讯的速度.实测表明,在不包括上层协议的情况下,接口卡的数据接入带宽可达3120Mbps,给出了基于FPGA的实现方法,并用Xilinx Virtex-Ⅱ Pro-20 FPGA进行了仿真和验证

2.1 PLD的基本结构和表示方法 2.2 PLD的分类 2.3 GAL器件的结构及特点 2.4 CPLD的结构及特点 2.5 FPGA的结构特点

7.1 ABEL-HDL语言的基本语法 7.2 ABEL-HDL语言源文件的基本结构 7.3 逻辑描述

8.1 概述 8.2 现场可编程逻辑阵列 FPLA 8.3 PAL（Programmable Array Logic） 8.4 通用逻辑阵列 GAL 8.5 可擦除的可编程逻辑阵列EPLD 8.7 现场可编程门阵列FPGA 8.8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程

每个器件的逻辑规模小，功耗相对比 较大，用 其构成的系统布线复杂，占 用PCB ( Printed Circuit Board) 板面积大

第一章 数制与码制 第二章 逻辑代数基础 第四章 组合逻辑电路 第五章 触发器(Flip — Flop) 第六章 时序逻辑电路 第七章 脉冲信号和变化 第八章 D/A和A/D变换 第九章 半导体存储器 第十章 可编程逻辑器件 第十二章 数字系统设计基础

【题8.1】试分析图P8.1的与-或逻辑阵列写出Y1、Y2、Y3与A、B、C、D 之间的逻辑函数式

第一章数字逻辑基础 第二章逻辑门电路 第三章组合逻辑电路 第四章时序逻辑电路引论 第五章时序逻辑电路的分析与设计 第六章存储器和可编程逻辑器件 第七章脉冲信号的产生与整形

8-1.ROM由主要由哪几部分组成? 8-2.试比较ROM、PROM和 EPROM及E2PROM有哪些异同? 8-3.PROM、 EPROM和 E2PROM在使用上有哪些优缺点?