 集成电路的历史  集成电路的发展规律  等比例缩小原则  未来发展和挑战 2.1.1 集成电路加工的基本操作

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程教学资源（教学大纲）数字集成电路原理与设计

一、时序电路(sequential circuit)：电路某一时刻的稳定输出不仅取决于当前输入(present input )，还取决于过去输入(past input)。触发器作为记忆元件保存了过去的输入。 二、现态与次态：过去的输入用触发器的内部状态来表示，称为现态(present state);当前输入之后转变后的状态称谓次态(next state)。时序电路在外部激励下改变状态，因此，时序电路就是有限状态自动机。 三、在描述触发器功能时，我们用了Q0表示现态，Q表示次态。下面我们会用更一般的描述，Qn表示现态，Qn＋1表示次态

3.1 集成逻辑电路的分类 3.2 正逻辑和负逻辑的概念 3.3 TTL门电路

1.原理：在控制信号作用下，从多个输入中每次选中一个输出。因此又称多路开关(Multiplexer－MUX)。是计算机系统中使用最多的一类中规模器件

一、半导体与数字集成电路： 1、1947年晶体管发明引起了电子学的一次革命，晶体管是约翰·巴丁、沃尔特·布雷登和威廉·肖克莱共同发明，该发明促成了计算机、通信等方面的飞速发展。鉴于它的重要价值，这些人共同获得了1956年的诺贝尔物理学奖

一、逻辑门电路 二、数字集成电路的分类 三、本章内容

第六章 Verilog的数据类型及逻辑系统 • 学习Verilog逻辑值系统 • 学习Verilog中不同类的数据类型 • 理解每种数据类型的用途及用法 • 数据类型说明的语法 第7章 结构描述(structural modeling) • 如何使用Verilog的基本单元(primitives) • 如何构造层次化设计 • 了解Verilog的逻辑强度系统 第8章 延时模型 学习内容： 1. 如何说明块延时 2. 如何说明分布延时 3. 如何说明路径延时 4. 怎样在模块中说明时序检查 5. 标准延时格式SDF（Standard Delay Format) 第九章 编译控制的使用 • 开发商提供的Verilog库 • 用Verilog库仿真 • Verilog源代码加密 • 其它仿真器相关的问题

1. 掌握基本门电路的逻辑功能、逻辑符号、真值 表和逻辑表达式。了解 TTL门电路的特点。 3. 会分析和设计简单的组合逻辑电路。 4. 理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。 5. 学会数字集成电路的使用方法。 本章要求： 2. 会用逻辑代数的基本运算法则化简逻辑函数

1.通用型中规模（MSI），小规模（SSI）集成逻辑件。 2.由软件组态的大规模（LSI ），超大规模（VLSI）集成逻辑器件，如微处理器、单片机、通用和专用数字信号处理器等