第7章时序逻辑设计原理(一) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(四) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(三) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）抢答器

一、锁存器和触发器 二、同步时序分析 三、同步时序设计

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.4 组合逻辑电路中的竞争与冒险 4.3.4 数值比较器

7.1 组合逻辑电路的分析与设计 7.2 加法器与数值比较器 7.3 编码器 7.4 译码器 7.5 数据选择器与数据分配器

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案12 4．3 组合逻辑电路的设计方法 4．4 组合逻辑电路中的竞争-冒险现象 5．1 SR 锁存器

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.3 常用中规模组合逻辑部件的原理和应用 4.3.1 半加器与全加器 2 全加器

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）图2.16 7485型四位数字比较器逻辑图