介绍提高采样精度的锁相环同步采样技术,该方法适用于电网有畸变及频率有波动的电网测量,并提出了实现方案

第1章 简介 第3章 图示法 第2章 模拟PLL的传递函数 第4章 数字PLL:传递函数与相关工具 第5章 跟踪 第6章 加性噪声的影响 第7章 相位噪声的影响 第8章 锁相捕获 第9章 振荡器 第11章 环路滤波器 第10章 检相器 第12章 电荷泵锁相环 第13章 数字（采样）锁相环 第14章 异常锁定 第16章 锁相调制器与解调器 第15章 PLL频率合成器 第17章 锁相环的其他应用

7.1 有源滤波器 7.2 模拟乘法器 7.3 锁相环电路

8.1 正弦波振荡电路 8.2 电压比较器 8.3 非正弦波发生电路 8.4 利用集成运放实现的信号转换电路 8.5 锁相环及其在电路中的运用

§8.1 正弦波振荡电路 §8.2 电压比较器 §8.3 非正弦波发生电路 §8.4 利用集成运放实现的信号转换电路 §8.5 锁相环及其在信号转换电路中的应用

8.1 正弦波振荡电路 8.2 电压比较器 8.3 非正弦波发生电路 8.4 利用集成运放实现的信号转换电路 8.5 锁相环及其在电路中的运用

基本原则之一：面积和速度的平衡与互换； 基本原则之二：硬件原则； 基本原则之三：系统原则； 基本原则之四：同步设计原则； 基本设计思想与技巧之一：乒乓操作； 基本设计思想与技巧之二：串并转换； 基本设计思想与技巧之三：流水线操作； 基本设计思想与技巧之四：数据接口的同步方法； 常用模块之一：RAM; 常用模块之二：全局时钟资源与时钟锁相环； 常用模块之三：全局复位/置位信号； 常用模块之四：高速串行收发器。 HDL语言的层次含义； ·Coding Style的含义； ·结构层次化编码； ·模块的划分的技巧； 比较判断语句case和if...else的优先级； 慎用锁存器(Latch); ·使用Pipelining方法优化时序； 模块复用与Resource Sharing; 逻辑复制； 香农扩展； 信号敏感表； 复位逻辑； FSM设计的一般型原则； 用Verilog语言设计FSM的技巧； ·CPLD原理与设计方法