相关文档

《计算机体系结构》 第四章 指令级并行

第四章指令级并行 4.1指令级并行的概念 1.流水线的性能受限于流水线中指令之间的相关 性: 结构相关 数据相关(写后读RAW,读后写WAR,写后写WAW) 控制相关 CPI流水线=CPI理想+停顿结构相关+停顿写后读+停顿读后写 +停顿写后写+停顿控制相关 本章研究的内容:如何消除这些停顿,使得进入流 水线的指令序列运行时能有更好的并行性
团购合买资源类别:文库,文档格式:PPT,文档页数:83,文件大小:765KB
点击进入文档下载页(PPT格式)
点击下载(PPT格式)

浏览记录