拟电子彼求 第7章信号产生电路 7.3锁相频率 合成电路 锁相环路 2锁相频率合成器
7.3 锁相频率 合成电路 7.3.1 锁相环路 7.3.2 锁相频率合成器 第 7 章 信号产生电路
拟电子彼求 第7章信号产生电路 73.1锁相环路PLL( Phase-Locked Loop) PLL是一种利用相位的自动调节消除频率误差, 实现无误差频率跟踪的负反馈系统 组成和工作原理 参考信号鉴相器]_环路滤波器凵『压控振荡器l"o(0 (PD) (LF) (VcO 锁定状态:g1(-g()=常数,a1=a0 失锁状态:a1≠
7.3.1 锁相环路 PLL (Phase-Locked Loop) 一. 组成和工作原理 PLL 是一种利用相位的自动调节消除频率误差， 实现无误差频率跟踪的负反馈系统。 鉴相器 (PD) 环路滤波器 (LF) 压控振荡器 (VCO) ud u (t) I (t) uC (t) uO (t) 参考信号 i o uO (t) 锁定状态：i(t)- o(t)= 常数，i = o 失锁状态：i o 第 7 章 信号产生电路
拟电子彼求 第7章信号产生电路 集成锁相环路 CMOS数字集成锁相环路CD4046 放大鉴相要求50%方波 +y 114 CC 信号输入o_ PDI 3 分频「÷N H PDII 环路滤 压控c4 ⅤCo nRc波 R 信号输出 缓冲 5 Rs frCC 禁止
二、 集成锁相环路 CMOS 数字集成锁相环路 CD4046 信号输入 放大 鉴相 要求 50% 方波 环 路 滤 压控 波 振荡 分频 缓冲 C1 14 16 7 6 11 12 8 15 10 13 +VCC C 1 9 2 5 R3 3 4 A1 VCO PDII PDI N R4 C2 R5 +VCC A2 R2 R1 R6 信号输出 禁止 第 7 章 信号产生电路
拟电子彼求 第7章信号产生电路 732锁相频率合成器 原理框图 晶体振荡器固定分频器÷M 鉴相器环路 压控}f fr=fs /M (PD)滤波器□振荡器 PLL f。N J/N可编程分频器 ÷N ≈N=Nrf频率间隔(分辨率) s
7.3.2 锁相频率合成器 一、原理框图 晶体振荡器 压控 振荡器 环路 滤波器 可编程分频器 N 鉴相器 (PD) 固定分频器M PLL fS fr fo fo /N fr = fS /M = fo /N f o f s Nfr r— 频率间隔(分辨率) M N f = = 第 7 章 信号产生电路
拟电子彼求 第7章信号产生电路 应用实例 fo=Nr f=4kHz9+12V「输出信号 1024 kHZ 晶 16 131416 1692 振0CD4040 编 8 CD4046 13 固定 程 9851167 510 分频器R 38 R CD40103 控 M=256 C 可编程顺 序分频器 制
二、应用实例 +12 V 14 16 11 8 8 5 11 6 7 10 13 9 C R3 4 3 C2 R1 R2 R4 4 5 6 7 10 11 12 13 1 14 15 16 9 2 3 8 晶 振 C1 16 CD4046 CD4040 CD40103 13 1 024 kHz 固定 分频器 M = 256 fr = 4 kHz 可编程顺 序分频器 编 程 控 制 fo = Nfr 输出信号 第 7 章 信号产生电路