第二草运算 加法器 算术运算逻辑部件 定点运算器 浮点运算器
第二章 运算器 •加法器 •算术运算逻辑部件 •定点运算器 •浮点运算器
加法器
第１章 加法器
1.半加器和全加器; (1)半加器(概念):只对两个二进制1位数相加,而不考虑低位进位的加法器 a.逻辑符号 AB为两个二进制数的位值S为AB相加之和,叫体位和C+1:本位向高位的进 位 D.其值表 输人 输出 B C.逻辑表达式; S,=A,B,+A, B,=A, B CH=A, B
1．半加器和全加器； （1）半加器(概念)： 只对两个二进制1位数相加，而不考虑低位进位的加法器。 a. 逻辑符号； Ai.Bi为两个二进制数的i位值Si为Ai.Bi相加之和，叫体位和Ci+1:本位向高位的进 位 b. 真值表； c. 逻辑表达式；
d,电路图 (2)全加器(概念)考虑3低位向本位进位的加法器 引逻辑符号:〔:低位向本位的进位 C+l S BI CI b.真值表;Si=Ai+Bi+Ci C.逻辑表达式;C+1=AB+(Ai+Bi) d,电路图:Ci+1=AB+(Ai+Bi)Cj
d. 电路图; (2)全加器(概念)：考虑3低位向本位进位的加法器； a. 逻辑符号： Ci :低位向本位的进位 b. 真值表； Si=Ai +Bi +Ci c. 逻辑表达式; Ci+1=AiBi+(Ai+Bi) d. 电路图: Ci+1=AiBi+(Ai+Bi)Cj
2串行加法器和并行加法器 (1)串行加法器(概念):是只有一位全加器的 加 (2)并行加法器(概念):是由多位全加器组 成的加法器
2.串行加法器和并行加法器： （1）串行加法器(概念):是只有一位全加器的 加法器 （2）并行加法器(概念)：是由多位全加器组 成的加法器
3并行加法器的设计 (1)进位键的概念 (2)并行加法器的设计方法 引串行进位并行加法器;逻辑图: 全加器 b并行进位并行加法器;并行进位:是指所 有进位都由C0直接产生
3.并行加法器的设计： （1）进位键的概念； （2）并行加法器的设计方法； a.串行进位并行加法器； 逻辑图： b.并行进位并行加法器； 并行进位：是指所 有进位都由C0直接产生
算术运算逻辑部件
第２节 算术运算逻辑部件
1,概念 具有算术和逻辑运算功能的部件叫做算术逻 辑运算部件( arithmetic and logic It aul)AUL是运算器的核心部件
1.概念: 具有算术和逻辑运算功能的部件叫做算术逻 辑运算部件(arithmetic and logic unit,AUL).AUL是运算器的核心部件
2.逻辑符号:参考:如下图:24个引脚 16D110 M 12F-GND 4s B 4 B di B 4, B
2． 逻辑符号：参考：如下图: 24个引脚
3.功能:下表 功能选择 MH M-I 算术运算 樊运 . LL A L LL H AVB AVB AV B)+I AAH AVB (AVB)+I LL HH 逻辋0 逻料0 L H I t A+(AAB) A+(AAB)+I L H I H CAAB+(AV B) (AAB)-(AVB)+I . HH I A-B-1 . HHH AAB (AAB)-I AAH H L I I AVB A+(AAB A(AA B)+l H LL H AY L H I (AAB)+(AVB) (AA B)+eAV B)+I H L HH AAB (AAB)-l A∧B HH t I 逻辑1 A+A+1 HH L H AVB A-(AVB) A+tAVB+I HH H I AVB A+(AVB) A+(AAB)+I
3． 功能：下表:
