第五章存储体系结构 主存的多体组: Z高速缓冲存储器 虚拟存储器
第五章 存储体系结构 1.主存的多体组织 2.高速缓冲存储器 3.虚拟存储器
第节,主存的多体组织 L提示主存性能的对策 (1)提高CPU与主存间传输速度的方法: A:采用存取时间短的存储器芯片来组成主存 B:个存储器芯片并联使用,扩大字长,提高主 性 C:多体存储器交叉编址; D:在cpu和主存间插入高速缓冲存储器 ( cache)。 (2)提高主存性能方法; (3)提高主存可靠性方法
第1节.主存的多体组织 1．提示主存性能的对策 （1）提高CPU与主存间传输速度的方法： A：采用存取时间短的存储器芯片来组成主存； B：各个存储器芯片并联使用，扩大字长，提高主 存性能 C：多体存储器交叉编址； D：在cpu和主存间插入高速缓冲存储器 （cache）。 （2）提高主存性能方法； （3）提高主存可靠性方法
2.主存的多体组织 主存的多体组织是提高CPU与主存之间传输 效率的有效方法,其常用的组织方式有如 下两种: (1)各体并行方式 (2)各体交叉编址方式
2．主存的多体组织 主存的多体组织是提高CPU与主存之间传输 效率的有效方法，其常用的组织方式有如 下两种： (1)各体并行方式 (2)各体交叉编址方式
3.存储器的层次结构: (1)存储体系结构的概 2)存储器层次结构的工作原理 (3)存储体系结构的性能指标及其提高的 措施
3．存储器的层次结构： （1）存储体系结构的概念 （2）存储器层次结构的工作原理 （3）存储体系结构的性能指标及其提高的 措施
第2,高速缓冲存储器 高速缓冲存储器是60年代未发展起来的 一项计算机存储技术,英文名字叫 cache本 就介绍它的特点、组成及其工作原理
第2节.高速缓冲存储器 高速缓冲存储器是60年代末发展起来的 一项计算机存储技术，英文名字叫cache.本 节就介绍它的特点、组成及其工作原理
. Cache有如下特点: (1)位手CPU与主存之间,是存储器层次 结构中级别最高的一级 (2)容量比主存小,目前一般有数KB到数 MB (3)速度一般比主存快5~10倍 (4)由快速半导体存储元件组成 (5)其内容是主存的部分副本 (6)其用途可用来存放指令,也可用来存 放数据
1．Cache有如下特点： （1）位于CPU与主存之间，是存储器层次 结构中级别最高的一级 （2）容量比主存小，目前一般有数KB到数 MB （3）速度一般比主存快5～10倍 （4）由快速半导体存储元件组成 （5）其内容是主存的部分副本 （6）其用途可用来存放指令，也可用来存 放数据
2. Cache组成 cace由控制和存储器两部分组成,如下图: 主存地址十块 块内地 主 读写 控制 特换 逻辑 地址块内地址 ah仔储器
2．Cache组成 Cache由控制和存储器两部分组成，如下图:
3.读写操作: rd/wr A:命中时:rd:W: B:未命中时:rd:Wr: 4:替换算法: 1)随机替换算法; 2)先进先出算法(FIFO); first in first out (3)近期最少使用算法(LRU); (4)优化替换算法(OPT)
3．读写操作： rd/wr A：命中时： rd： wr： B：未命中时： rd： wr： 4：替换算法： （1） 随机替换算法； （2） 先进先出算法（FIFO）； first in first out （3） 近期最少使用算法（LRU）； （4） 优化替换算法（OPT）；
5.地址映象方法: (1)直接映象:图a) (2)全相联映象:(图b) 主 块0 cache 块1 标记|块0 cache 标记块1 块2 位 块2 标记块0 块 记块 块 标记块x1 块2 块2 标记块2 主存地址 块 位 2-1区 主存地址 E存块标记cah块池址块内地增块21 压主存块标记块内地址 b位 图(a)位b位 图(b)
5．地址映象方法： （1）直接映象:(图a) （2）全相联映象:(图b)
(3)组相联映象: 主存 块0 块1 0组 标块 如右图 标记块1 块2-1 绍标记块2 块2 标记块3 块2+1 块2 2-1标记块y 标记块-1 块2--2 2-1区 块2 主存地址 主存块标记(区号 i=I-r de地址蝈内块号块内地址 r位 r位
（3）组相联映象： 如右图: