第二章习题及答案（科大） 必做习题：1,5,9,11,12,14,16,18,20 参考答案： 1答：CPU内部由执行单元EU和总线接口单元BU组成。主要功能为：执行单元EU 负责执行指令。它由算术逻辑单元(ALU、通用寄存器组、16位标志寄存器(FLAGS)、EU 控制电路等组成。EU在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令 所需要的控制信息。数据在ALU中进行运算，运算结果的特征保留在标志寄存器FLAGS 中。 总线接口单元BU负责CPU与存储器和I/O接口之间的信息传送。它由段寄存器、 指令指针寄存器、指令流队列、地址加法器以及总线控制逻辑组成。8086的指令队列长度 为6B。 5答：(1)ZF,两数相减如ZF=1,则相等 (2)SF,SF=1为负 (3)对有符号数：OF,OF=1为溢出：对无符号数：CF,CF=1为溢出 (4)PF,PF=1,不补1 (5)对有符号数：无溢出时(OF=0),如ZF=1,则两数相等：如ZF=0且SF=0,则被 减数大：如ZF=0且SF=1,则减数大； 有溢出时(OF=1),如SF=1,则被减数大：如SF=O,则减数大： 对无符号数：如ZF=1,则两数相等：如CF=0,则被减数大：如CF=1,则减数大 (6)F,F=1,允许中断 9答：(1)10000H~1 FFFFH (2)12340H~2233FH (3)23000H~32FFFH (4)E0000H~EFFFFH (5)ABOOOH~BAFFFH 11答：(1)12000H (2)26200H (3)A1000H (4)2CA00H 12答：物理地址：35000H~35800H。入栈10个字节后SP为7F6H。再出栈6个字节 后SP为7FCH。 14答：代码段首地址：31FF0H:当前指令地址：320F0H 数据段首地址：10E400H 堆栈段栈底地址：21FO0H:堆栈段栈顶地址：31EEEH 附加段首地址：10F40H 状态标志均为0。 16答：因为8086的地址和数据引脚分时复用，要保证稳定输出地址信号，必须使用地 址锁存器
第二章习题及答案(科大) 必做习题：1，5，9，11，12，14，16，18，20 参考答案： 1 答：CPU 内部由执行单元 EU 和总线接口单元 BIU 组成。主要功能为：执行单元 EU 负责执行指令。它由算术逻辑单元(ALU)、通用寄存器组、16 位标志寄存器(FLAGS)、EU 控制电路等组成。EU 在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令 所需要的控制信息。数据在 ALU 中进行运算，运算结果的特征保留在标志寄存器 FLAGS 中。 总线接口单元 BIU 负责 CPU 与存储器和 I／O 接口之间的信息传送。它由段寄存器、 指令指针寄存器、指令流队列、地址加法器以及总线控制逻辑组成。8086 的指令队列长度 为 6B。 5 答：（1）ZF，两数相减如 ZF=1，则相等 （2）SF，SF=1 为负 （3）对有符号数：OF，OF=1 为溢出；对无符号数：CF，CF=1 为溢出 （4）PF，PF=1，不补 1 （5）对有符号数：无溢出时（OF=0），如 ZF=1，则两数相等；如 ZF=0 且 SF=0，则被 减数大；如 ZF=0 且 SF=1，则减数大； 有溢出时（OF=1），如 SF=1，则被减数大；如 SF=0，则减数大； 对无符号数：如 ZF=1，则两数相等；如 CF=0，则被减数大；如 CF=1，则减数大 （6）IF，IF=1，允许中断 9 答：（1）10000H~1FFFFH （2）12340H~2233FH （3）23000H~32FFFH （4）E0000H~EFFFFH （5）AB000H~BAFFFH 11 答：（1）12000H （2）26200H （3）A1000H （4）2CA00H 12 答：物理地址：35000H～35800H。入栈 10 个字节后 SP 为 7F6H。再出栈 6 个字节 后 SP 为 7FCH。 14 答：代码段首地址：31FF0H；当前指令地址：320F0H 数据段首地址：10E400H 堆栈段栈底地址：21F00H；堆栈段栈顶地址：31EEEH 附加段首地址：10F40H 状态标志均为 0。 16 答：因为 8086 的地址和数据引脚分时复用，要保证稳定输出地址信号，必须使用地 址锁存器
使用三片8282，其中OE接地，STB与CPU的ALE相连：前2片8282的DL~DI分 别与CPU的AD~AD15相连，第三片8282的DL~DL3分别与CPU的AD16~AD19相连，DL4 与CPU的HBE相连。 18答：CPU完成一次存储器访问或I/O端口操作所需要的时间称为一个总线周期。 在T2~T4时钟周期内数据出现在总线上。 20答：FFFFOH
使用三片 8282，其中OE 接地，STB 与 CPU 的 ALE 相连；前 2 片 8282 的 DI0~DI7分 别与 CPU 的 AD0~AD15 相连，第三片 8282 的 DI0~DI3分别与 CPU 的 AD16~AD19相连，DI4 与 CPU 的 HBE 相连。 18 答：CPU 完成一次存储器访问或 I/O 端口操作所需要的时间称为一个总线周期。 在 T2～T4 时钟周期内数据出现在总线上。 20 答：FFFF0H