第三章运算方法和运算部件 口数据的表示方法和转换 口带符号数的表示方法及加减运算 口二进制乘法运算 口二进制除法运算 口浮点数的运算方法 口运算部件 口数据校验码 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 第三章 运算方法和运算部件 运算方法和运算部件 数据的表示方法和转换 带符号数的表示方法及加减运算 二进制乘法运算 二进制除法运算 浮点数的运算方法 运算部件 数据校验码
3.6运算部件 、运算部件 口书P95,图3.9所示是一个能实现定点加、减、乘、除运算 的运算部件。 口1.在进行加法运算时,应送来A→ALU、B→ALU、ALU→S、 S→A信号(高电位),另外还应向ALU发出加法运算命令(图 中未画出) 口2.在进行减法运算时,应送来A→ALU、→ALU、+1、 ALU→S、S→A信号(高电位),同样还应向ALU发出减法运算 命令 口3.乘法运算的实现见前面的流程图 口4.除法运算的实现见前面的流程图 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 一、运算部件 书P95，图3.9所示是一个能实现定点加、减、乘、除运算 的运算部件。 1．在进行加法运算时，应送来A→ALU、B→ALU、ALU→S、 S→A信号(高电位)，另外还应向ALU发出加法运算命令(图 中未画出)。 2 ． 在 进 行 减 法 运 算时，应送来 A→ALU、→ALU、＋1、 ALU→S、S→A信号(高电位)，同样还应向ALU发出减法运算 命令。 3．乘法运算的实现见前面的流程图。 4．除法运算的实现见前面的流程图
3.6运算部件 、运算部件AM2901A 1、AM2901A逻辑结构及原理图 RAME 三选 RAM, A地址16×4寄存器组 B地址 Q奇存器 A锁存器][B锁存器 八功能ALU VR DE F=0000 大字 Wuhan University 设学U
计算机学院(XBXU) 3.6 运算部件 二、运算部件AM2901A 1、AM2901A逻辑结构及原理图
3.6运算部件 口基本组成部件有: 口八功能的ALU:完成算术与逻辑运算; 口16×4位寄存器组:寄存加减运算的操作数; 口4位Q寄存器:用于接收ALU的输出数据,具有左、右移功 能 口3选1和2选1多路开关:用于多路地址、数据的选择。 口下图是AM2901A的逻辑原理图。 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 基本组成部件有： 八功能的ALU：完成算术与逻辑运算； 16×4位寄存器组：寄存加减运算的操作数； 4位Q寄存器：用于接收ALU的输出数据，具有左、右移功 能； 3选1和2选1多路开关：用于多路地址、数据的选择。 下图是AM2901A的逻辑原理图
3.6运算部件 RAM, 选3选选选 A字A A BB字 A 数据出 16×4位双端日数据出 B2地址 A CLOCK Q寄存器Q ALU 数据去< 向译码 外部数据 三 ALU功 能译码 算术与逻辑运算部件(ALU F OE 注:图中3选1和2选1为多路选择器电路 符号表示细件(芯片)的引出线 F=0000为OC门(集极开路电路》轴出 大学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件
3.6运算部件 2、AM2901A主要特点 口位片式结构,即每片内仅有四位线路,要实现不同位数的 运算器,需将几片同样的器件串接起来使用。例如用四片 可实现一个16位字长的运算器 口该运算器的ALU能实现八种运算功能,它每一位上的两个 输入端数据分别用R和S表示,则这八种功能是: 三种算术运算功能:R+S,S-R和R-S 五种逻辑运算功能:RvS,R∧S,R∧S,R⊕S和R⊕S 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 2、AM2901A主要特点 位片式结构，即每片内仅有四位线路，要实现不同位数的 运算器，需将几片同样的器件串接起来使用。例如用四片 可实现—个16位字长的运算器。 该运算器的ALU能实现八种运算功能，它每一位上的两个 输入端数据分别用R和S表示，则这八种功能是： 三种算术运算功能： 五种逻辑运算功能： R + S , S − R和 R − S R ∨ S, R ∧ S, R ∧ S, R ⊕ S和R ⊕ S
3.6运算部件 口这八种功能的选择控制,是用外部送入的三位编码值IJ43 实现的,其具体规定如下表所示。 ALU的功能选择 ALU的输入选择 编码 编码ALU操作数组合 功能 121l0 LLL R+ L I LL H S-R L.代表低电位 RAA LL H L H IR-S H代表高电位 L H LO .HH RVS (下同) L HH H L L. RA. H I 0 H L H RAS H L H D SQBQBAAQ HHLR￥S HH L D HHH RVS H II H D 大学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 这八种功能的选择控制，是用外部送入的三位编码值I5I4I3 实现的，其具体规定如下表所示。 ALU的功能选择 ALU的输入选择
3.6运算部件 口ALU的R输入端可以接收外部送入运算器的数据D,寄存器组 的-组输出A,或接收逻辑0值。ALU的S输入端可以接收寄存 器组的一组输出A和另-组输出B,还可以接收Q寄存器的输 出。这样,R和S接收的数据可以有如下12种组合情况: R 0000 AAAA DDDD S ABQO ABQO ABQO 考虑到R和S同时接收0无实用价值,OA与A0组合、AA和 AB组合、DA和DB组合可以相互替代,故只需留下八种组合情 况即可、此时可用外部送来的三位控制码来决定ALU的输入 数据,即区分可用的八种组合。对应关系如上表所示 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 ALU的R输入端可以接收外部送入运算器的数据D,寄存器组 的—组输出A，或接收逻辑0值。ALU的S输入端可以接收寄存 器组的一组输出A和另—组输出B，还可以接收Q寄存器的输 出。这样,R和S接收的数据可以有如下12种组合情况： R 0000 AAAA DDDD S ABQ0 ABQ0 ABQ0 考虑到R和S同时接收0无实用价值，OA与AO组合、AA和 AB组合、DA和DB组合可以相互替代,故只需留下八种组合情 况即可、此时可用外部送来的三位控制码来决定ALU的输入 数据，即区分可用的八种组合。对应关系如上表所示
3.6运算部件 口运算器中有1个16X4位的通用寄存器组和一个4位的Q寄存 器。寄存器组被设计成能双端口输出的部件。每一个寄存 器都可以用A地址或B地址选择,将寄存器中的内容分别送 到输出端口A或B)。当A和B地址不同时,在输出端口A和B 将得到两个不同寄存器中的内容。该寄存器组的写入控制 ,只能用B地址实现,写入的数据是ALU的输出经过移位器 送到寄存器组的输入端的。移位器可执行直送、左移一位 操作,或右移一位的操作,使加减运算和移位操作可在同 个操作步骤中完成。 口Q寄存器本身具有移位功能,即它可以接收自己左移一位或 右移一位的值。Q寄存器还可以接收ALU的输出F的值。Q 的输出可在经ALU的S输入端送入ALU。 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 运算器中有1个16X4位的通用寄存器组和一个4位的Q寄存 器。寄存器组被设计成能双端口输出的部件。每一个寄存 器都可以用A地址或B地址选择，将寄存器中的内容分别送 到输出端口A或B)。当A和B地址不同时，在输出端口A和B 将得到两个不同寄存器中的内容。该寄存器组的写入控制 ，只能用B地址实现，写入的数据是ALU的输出经过移位器 送到寄存器组的输入端的。移位器可执行直送、左移一位 操作，或右移一位的操作，使加减运算和移位操作可在同 一个操作步骤中完成。 Q寄存器本身具有移位功能，即它可以接收自己左移一位或 右移一位的值。Q寄存器 还可以接收ALU的输出F的值。Q 的输出可在经ALU的S输入端送入ALU
3.6运算部件 口ALU还给出了Cn+4、F3(可用作符号位)、OVR和F=000 个状态信息,它们分别是本四位运算器产生的向更高位的 进位、本片最高位的取值、结果溢出和结果为零的状态 ALU的最低位还接收从更低位片送来的进位信号Cn,ALU 还给出了超前进位信号G和P。 口移位器还有接收与送出移位数值的引线,它们分别是RAM3 、RAM0、Q3和Q0,它们都是用三态门给出的具有双向传 送功能的线路实现的 夫学 Wuhan University 设缓学UD
计算机学院(XBXU) 3.6 运算部件 ALU还给出了Cn+4、F3(可用作符号位)、OVR和F=0000四 个状态信息，它们分别是本四位运算器产生的向更高位的 进位、本片最高位的取值、结果溢出和结果为零的状态。 ALU的最低位还接收从更低位片送来的进位信号Cn，ALU 还给出了超前进位信号G和P。 移位器还有接收与送出移位数值的引线，它们分别是RAM3 、RAM0、Q3和Q0，它们都是用三态门给出的具有双向传 送功能的线路实现的