当前位置:高等教育资讯网  >  中国高校课件下载中心  >  大学文库  >  浏览文档

西安电子科技大学出版社:《汇编语言程序设计 Assembly Language Programming》课程教材电子教案(PPT课件讲稿)第二章 微处理器的结构及存储器组成

资源类别:文库,文档格式:PPT,文档页数:140,文件大小:1.18MB,团购合买
第2章微处理器的结构及存储器组成 2.180x86和 Pentium微处理器的结构 2.2存储器的组织
点击下载完整版文档(PPT)

第2章微处理器的结构及存储器组成 第2章微处理器的结构及存储器组成 2,180x86和 Pentium微处理器的结构 2,2存储器的组织 BACK

第2章 微处理器的结构及存储器组成 第2章 微处理器的结构及存储器组成 2.1 80x86和Pentium微处理器的结构 2.2 存储器的组织

第2章微处理器的结构及存储器组成 2180x86和 Pentium微处理器的结构 21.180X86和 Pentium微处理器的结构 1.8086微处理器的结构 Intel8086(简称8086)是在 Intel公司的8位微处理器8080与 8085的基础上发展起来的一种16位微处理器。它的内部结构是 16位的,数据总线也是16条;它能处理16位数据(具有16位运算 指令,包括乘法和除法指令),同时也能处理8位数据;它能执 行整套8080/8085的指令,所以它在汇编语言上与8080/8085是兼 容的

第2章 微处理器的结构及存储器组成 2.1 80x86和Pentium微处理器的结构 2.1.1 80x86和Pentium微处理器的结构 1.8086微处理器的结构 Intel8086(简称8086)是在Intel公司的8位微处理器8080与 8085的基础上发展起来的一种16位微处理器。它的内部结构是 16位的,数据总线也是16条;它能处理16位数据(具有16位运算 指令,包括乘法和除法指令),同时也能处理8位数据;它能执 行整套8080/8085的指令,所以它在汇编语言上与8080/8085是兼 容的

第2章微处理器的结构及存储器组成 存储器接) BIU CBUS 指令流字节排队 432 B-BUS DS 执行单 A-BUS 控制系 EUAHAL BHBL ALl DH DI 标 DI 图28086的功能结构

第2章 微处理器的结构及存储器组成 图2-1 8086的功能结构 存 储 器 接 口 ES CS SS DS IP 4 3 2 1 执行单元 控制系统 AH AL BH BL CH CL DH DL SP BP SI DI 标 志 BIU C-BUS B-BUS EU ALU A-BUS 指 令 流 字 节 排 队 Σ

第2章微处理器的结构及存储器组成 BIU负责与存储器接口,即8086CPU与存储器之间的信息传 送,都是由BIU进行的。具体地说,BIU负责从内存的指定部分 取出指令,送至指令流队列中排队,在执行指令时所需的操作 数,也由BIU从内存的指定区域取出,传送给EU部分去执行。 EU部分负责指令的执行,取指部分与执行指令部分是分开 的,于是在一条指令的执行过程中,就可以取出下一条(或多条) 指令,在指令流队列中排队。在一条指令执行完以后就可以立 即执行下一条指令,减少了CPU为取指令而等待的时间,提高 了CPU的利用率和执行速度,降低了与之相配的存储器对采样 速度的要求

第2章 微处理器的结构及存储器组成 BIU负责与存储器接口,即8086CPU与存储器之间的信息传 送,都是由BIU进行的。具体地说,BIU负责从内存的指定部分 取出指令,送至指令流队列中排队,在执行指令时所需的操作 数,也由BIU从内存的指定区域取出,传送给EU部分去执行。 EU部分负责指令的执行,取指部分与执行指令部分是分开 的,于是在一条指令的执行过程中,就可以取出下一条(或多条) 指令,在指令流队列中排队。在一条指令执行完以后就可以立 即执行下一条指令,减少了CPU为取指令而等待的时间,提高 了CPU的利用率和执行速度,降低了与之相配的存储器对采样 速度的要求

第2章微处理器的结构及存储器组成 BIU取指取指取指取指取指得到数据取指 EU等待执行 执行 执行 执行 图2-28086的执行方式

第2章 微处理器的结构及存储器组成 图2-2 8086的执行方式 取 指 取 指 取 指 取 指 取 指 得到数据 取 指 等 待 执 行 执 行 执 行 执 行 BIU E U … …

第2章微处理器的结构及存储器组成 在8080与8085以及标准的8位微处理器中,程序的执行是 由取指和执行指令的循环来完成的,执行的顺序为取第一条指 令,执行第一条指令;取第二条指令,执行第二条指令 直至取最后一条指令,执行最后一条指令。这样,在每一条指 令执行完以后,CPU必须等待,直到下一条指令取出来以后才 能执行。所以,它的工作顺序如图2-3所示 取指执行取指执行取指执行 时间 图23一般8位机的执行方式

第2章 微处理器的结构及存储器组成 在8080与8085以及标准的8位微处理器中,程序的执行是 由取指和执行指令的循环来完成的,执行的顺序为取第一条指 令,执行第一条指令;取第二条指令,执行第二条指令;……; 直至取最后一条指令,执行最后一条指令。这样,在每一条指 令执行完以后,CPU必须等待,直到下一条指令取出来以后才 能执行。所以,它的工作顺序如图2-3所示。 取 指 执 行 取 指 执 行 取 指 执 行 … 时 间 图2-3 一般8位机的执行方式

第2章微处理器的结构及存储器组成 2.80486微处理器的结构 80486是一种高性能全32位的微处理器。它把构成80386微 机系统的主处理器、数值协处理器和一个具有8KB的 Cache存 储器集成在一块集成电路芯片中。沿用了指令流水线技术,采 用RISC思想设计,使用静态高速RAM作为程序和数据共用的 Cache,提高了存储器的读/写速度,浮点运算部件FPU集成在 片内,提高了浮点运算的速度和能力,它支持多任务处理

第2章 微处理器的结构及存储器组成 2.80486微处理器的结构 80486是一种高性能全32位的微处理器。它把构成80386微 机系统的主处理器、数值协处理器和一个具有8 KB的Cache存 储器集成在一块集成电路芯片中。沿用了指令流水线技术,采 用RISC思想设计,使用静态高速RAM作为程序和数据共用的 Cache,提高了存储器的读/写速度,浮点运算部件FPU集成在 片内,提高了浮点运算的速度和能力,它支持多任务处理

第2章微处理器的结构及存储器组成 80486微处理器的基本组成如图2-4所示,包括总线接口部 件、指令预取部件、指令译码部件、控制和保护部件、算术与 逻辑运算部件、浮点运算部件FPU、分段部件、分页部件和8 KB的 Cache部件。这些部件可以独立工作,也能与其他部件 起并行工作。在取指令和执行指令时,每个部件完成一项任务 或某一操作步骤,这样既可同时对不同的指令进行操作,又可 对同一指令的不同部分并行处理,即采用流水线工作方式

第2章 微处理器的结构及存储器组成 80486微处理器的基本组成如图2-4所示,包括总线接口部 件、指令预取部件、指令译码部件、控制和保护部件、算术与 逻辑运算部件、浮点运算部件FPU、分段部件、分页部件和8 KB的Cache部件。这些部件可以独立工作,也能与其他部件一 起并行工作。在取指令和执行指令时,每个部件完成一项任务 或某一操作步骤,这样既可同时对不同的指令进行操作,又可 对同一指令的不同部分并行处理,即采用流水线工作方式

第2章微处理器的结构及存储器组成 80486微处理器的特点有 (1)浮点运算器FPU、8KB程序与数据共用 Cache和主CPU 集成在同一芯片中,减少了外部数据传送环节,提高了浮点运 算及数据处理的能力、速度和可靠性 (2)把分段部件和分页部件有机地结合在一起,建立起完整 的存储器管理与保护机构,为存储器管理提供4级保护,对指令 的执行进行测试与监督,保证指令的正确执行。 (3)采用RSC思想设计,使80486既带有CISC类微处理器的 特点,又具有RISC类微处理器的特色,与以往的CISC(80x86)微 处理器兼容

第2章 微处理器的结构及存储器组成 80486微处理器的特点有: (1) 浮点运算器FPU、8 KB程序与数据共用Cache和主CPU 集成在同一芯片中,减少了外部数据传送环节,提高了浮点运 算及数据处理的能力、速度和可靠性。 (2) 把分段部件和分页部件有机地结合在一起,建立起完整 的存储器管理与保护机构,为存储器管理提供4级保护,对指令 的执行进行测试与监督,保证指令的正确执行。 (3) 采用RISC思想设计,使80486既带有CISC类微处理器的 特点,又具有RISC类微处理器的特色,与以往的CISC(80x86)微 处理器兼容

第2章微处理器的结构及存储器组成 (4)在总线接口部件中设有成组控制和 Cache控制部件,支 持CPU在成组传送周期几乎以每个时钟周期传送一个字(2个字 节)的速度连续从主存或外部 Cache存储器中选取指令和数据, 送入内部 Cache存储器。另外还设有总线大小控制部件,控制传 送数据的宽度,同时提供数据传送时的奇偶控制。为了使宽总 线达到最佳使用效果,在系统总线接口部件中配有写缓冲存储 器

第2章 微处理器的结构及存储器组成 (4) 在总线接口部件中设有成组控制和Cache控制部件,支 持CPU在成组传送周期几乎以每个时钟周期传送一个字(2个字 节)的速度连续从主存或外部Cache存储器中选取指令和数据, 送入内部Cache存储器。另外还设有总线大小控制部件,控制传 送数据的宽度,同时提供数据传送时的奇偶控制。为了使宽总 线达到最佳使用效果,在系统总线接口部件中配有写缓冲存储 器

点击下载完整版文档(PPT)VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
共140页,可试读30页,点击继续阅读 ↓↓
相关文档

关于我们|帮助中心|下载说明|相关软件|意见反馈|联系我们

Copyright © 2008-现在 cucdc.com 高等教育资讯网 版权所有