第10章存储器与并行接口扩展
第10章 存储器与并行接口扩展
8位数据总线/8位数据总线结构单片10.18位数据总线8位数据总线8位数据总线PC/EADOD7~DOD7~DOALE低8位地址总线外扩数据外扩存储器存储器8051RAMROMI/0接口（最大64K）低8位地址总线高8位地址总线/WR/OE/RDNRVRD/WR/RDP2/PSEN低8位地址锁存信号片外ROM的片外RAM的图10.1片外RAM的“读”信号“写”信号“读”信号
10.1 单片机的三总线应用结构 图10.1 单片机的三总线应用结构 A7～A0 地址 锁存器 A7～A0 8051 /EA /RD /WR P0 P2 /PSEN ALE D7～D0 外扩程序 存储器 ROM （最大64K） /OE D7～D0 外扩数据 存储器 RAM （最大64K） /RD /WR D7～D0 外扩 I/O接口 /RD /WR 8位数据总线/ 低8位地址总线 8位数据总线 低8位地址总线 高8位地址总线 8位数据总线 8位数据总线 8位数据总线 低8位地址总线 低8位地址 锁存信号 片外ROM的 “读”信号 片外RAM的 “读”信号 片外RAM的 “写”信号
10.2程序存储器扩展12764芯片介绍编程控制信号VPP281Vcc编程高压电源，227/PGMA12通常是21VDC3A126NCNot Connect25A64A8524AgA5共有213（8K）个存储单元输出使能信号623A11AA接“读”信号722/OEA32764821A2A10片选信号920/CEA11910AoD1与地址总线的每个单元8位18Do11D6低13位连接17D0Di1216D213D4与数据总线连接1415D3GND图10.22764引脚图
10.2 程序存储器扩展 1. 2764芯片介绍 图10.2 2764引脚图 NC A5 A6 VPP A7 A12 /PGM D7 D6 A2 D4 D1 D5 D0 D2 VCC GND A0 A1 A3 A4 A9 A8 /OE A11 1 3 2 5 4 6 8 7 11 12 9 13 10 14 15 20 19 18 17 16 21 25 23 24 22 26 28 27 2764 D3 A10 /CE 每个单元8位 共有2 13（8K）个存储单元 与数据总线连接 与地址总线的 低13位连接 编程高压电源， 通常是21VDC 输出使能信号， 接“读”信号 编程控制信号 片选信号 Not Connect
2.程序存储器的扩展方法2764的数据总线单片机（数据总线）DoPo.0Po.72764的地址总线单片机（地址总线）Po.o经地址锁存器输出Ao1AAPo.7经地址锁存器输出P2.0PV2.4112764的控制信号单片机（地址总线）ICEP2.7～P2.5（A15～A13）作为译码器的输入，产生片选信号。单片机2764的控制信号IOE/PSEN
2.程序存储器的扩展方法 2764的数据总线 单片机（数据总线） D0 - P0.0 ～ D7 - P0.7 2764的地址总线 单片机（地址总线） A0 - P0.0 经地址锁存器输出 ～ A7 - P0.7 经地址锁存器输出 A8 - P2.0 ～ A12 - P2.4 2764的控制信号 单片机（地址总线） /CE - P2.7～ P2.5（A15 ～ A13 ）作为译码器的输入，产 生片选信号。 2764的控制信号 单片机 /OE - /PSEN
高8位地址P2.7~P2.5译码器P2.4~P2.0/EA/CEA7~A0A12~A8低8位地址锁存信号程序存储器8051ALE只使用EPROM2764片外ROM低8位地址（8K*8位）低8位地址/OED7~DOPO8位数据总线/PSEN低8位地址片外ROM的图10.3MC单片机扩展一片2764的接口电路“读”信号
图10.3 MCS-51系列单片机扩展一片2764的接口电路 A7～A0 地址 锁存器 A7～A0 8051 /EA P2.7～P2.5 P0 /PSEN ALE 8位数据/ 低8位地址 高8位地址 8位数据总线 低8位地址 低8位地址 锁存信号 片外ROM的 “读”信号 只使用 片外ROM P2.4～P2.0 程序 存储器 EPROM 2764 （8K*8位） D7～D0 /OE A7～A0 A12～A8 /CE 译码器 低8位地址
10.3数据存储器扩展1.SRAM6264芯片介绍①6264芯片结构NC1234567890222Vcc写数据信号/WEA12接“写”信号A7CS1A625A8片选信号A524Ag高电平有效23A4A11A322/OE输出使能信号ANDDD21Ai0接“读”信号626420/CS119D7片选信号，329875D6低电平有效福D61613D41415GNDD3图10.46264引脚图
10.3 数据存储器扩展 1.SRAM 6264芯片介绍 ①6264芯片结构 图10.4 6264引脚图 CS1 A5 A6 NC A7 A12 /WE D7 D6 A2 D4 D1 D5 D0 D2 VCC GND A0 A1 A3 A4 A9 A8 /OE A11 1 3 2 5 4 6 8 7 11 12 9 13 10 14 15 20 19 18 17 16 21 25 23 24 22 26 28 27 D3 A10 /CS1 6264 片选信号， 低电平有效 输出使能信号， 接“读”信号 片选信号， 高电平有效 写数据信号， 接“写”信号
③工作方式（5种）禁止工作方式：CS1=1，/CS1=0，/OE=0，/WE=0（CS1和/CS1有效，读有效，且写有效，不可以）读出工作方式：CS1=1，/CS1=0，/OE=0，/WE=1（CS1和/CS1有效，读有效，写无效）。写入工作方式：CS1=1，/CS1=0，/OE=1，/WE=0（CS1和/CS1有效，读无效，写有效）选通工作方式：CS1=1，/CS1=0，/OE=1，/WE=1（CS1和/CS1有效，读无效，写无效未选通工作方式：CS1=1，/CS1=1，/OE=X，/WE=X（CS1有效，/CS1无效，未选通）
③工作方式（5种） 禁止工作方式：CS1=1,/CS1=0,/OE=0,/WE=0 （CS1和/CS1有效，读有效，且写有效，不可以） 读出工作方式：CS1=1,/CS1=0,/OE=0,/WE=1 （CS1和/CS1有效，读有效，写无效） 写入工作方式：CS1=1,/CS1=0,/OE=1,/WE=0 （CS1和/CS1有效，读无效，写有效） 选通工作方式：CS1=1,/CS1=0,/OE=1,/WE=1 （CS1和/CS1有效，读无效，写无效） 未选通工作方式：CS1=1,/CS1=1,/OE=X,/WE=X （CS1有效，/CS1无效，未选通）
2.数据存储器扩展方法6264的数据线、地址线与单片机的连接同2764控制信号CS1和/CS1根据具体情况，使其中一个“长有效”，另外一个用于“片选”控制。单片机6264的控制信号/OE/RD/WE/WR
2.数据存储器扩展方法 6264的数据线、地址线与单片机的连接同2764 控制信号 CS1和/CS1 根据具体情况，使其中一个“长有效”，另外一个用于 “片选”控制。 6264的控制信号 单片机 /OE - /RD /WE - /WR
扩展一片SRAM6264芯片P2.7~P2.5译码器高8位地址P2.4~P2.0/EA/CS1A7~A0A12~A8低8位地址锁存信号数据/EA接地，只A7~A0CS1使用片外ROM存储器8051地址ALE低8位地址RSRAM6264锁存器8位数据/低8位地址（8K*8位）A7~A0Vc低8位地址/OE/WED7~DO8位数据总线片外RAM“写”信号PO7WR片外RAM/RDP0.7A7和D7“读信号使CS1处于高电平，常有效PO.0AO和DO
译码器 A7～A0 地址 锁存器 A7～A0 8位数据/ 低8位地址 高8位地址 8位数据总线 低8位地址 锁存信号 片外RAM “读”信号 /EA接地，只 使用片外ROM 数据 存储器 SRAM 6264 （8K*8位） D7～D0 /OE A7～A0 A12～A8 /CS1 CS1 /WE 8051 /EA P2.7～P2.5 P0 /WR ALE P2.4～P2.0 /RD Vcc R 扩展一片SRAM 6264芯片 使CS1处于高电 平，常有效 低8位地址 片外RAM “写”信号 低8位地址 P0.7—A7和D7 . . P0.0—A0和D0
一片SRAM6264芯片电路的“写”操作过程译码器P2.7~P2.5P2.4~P2.0VEA低8位地址/CS1A7~AOA12~A8低8位地址高8位地址锁存信号数据CS1存储器8051ALEPSRAM6264（8K*8位）Vcc低8位地址/OE/WED7~DO8位数据POWR片外RAM/RD“写"信号片外RAM单元“写”操作完成
一片SRAM 6264芯片电路的“写”操作过程： 译码器 A7～A0 地址 锁存器 A7～A0 高8位地址 8位数据 低8位地址 锁存信号 数据 存储器 SRAM 6264 （8K*8位） D7～D0 /OE A7～A0 A12～A8 /CS1 CS1 /WE 8051 /EA P2.7～P2.5 P0 /WR ALE P2.4～P2.0 /RD Vcc R 低8位地址 片外RAM “写”信号 译码器 低8位地址 片外RAM单元 “写”操作完成