第5章触发器内容提要：（1）基本RS触发器和钟控RS触发器：（2）电平触发D触发器和边沿触发D触发器（3）边沿触发JK触发器；（4）不同触发器之间的互相转换
1 第5章 触发器 内容提要： （1）基本RS触发器和钟控RS触发器； （2）电平触发D触发器和边沿触发D触发器； （3）边沿触发JK触发器； （4）不同触发器之间的互相转换
5.1RS触发器主要内容：■触发器的概念·基本RS触发器的电路组成和逻辑功能■时钟的概念钟控RS触发器的电路组成和逻辑功能RS触发器的实际应用
2 5.1 RS触发器 主要内容： ▪ 触发器的概念 ▪ 基本RS触发器的电路组成和逻辑功能 ▪ 时钟的概念 ▪ 钟控RS触发器的电路组成和逻辑功能 ▪ RS触发器的实际应用
5.1. 1基本RS触发器1.基本RS触发器的电路结构和逻辑功能QRDQQQQQATRRSRRSSRSR（a）或非门组成的基本RS触发器（b）与非门组成的基本RS触发器0和Q为两个互补的输出端，并且定义0=0，Q=1为触发器的0状态：0=1，Q-0为触发器的1状态
3 5.1.1 基本RS触发器 1．基本RS触发器的电路结构和逻辑功能 Q和 为两个互补的输出端，并且定义Q=0， =1 为触发器的0状态; Q=1， =0为触发器的1状态。 Q Q Q
QQQ国根据输入信号R、S的不同取值组合，触发器的川G1G2输出与输入之间的关系RS有4种情况：SRRS（a）或非门组成的基本RS触发器（1）当S-R=0时，电路状态保持不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆功能（2）当S-0，R-1时，触发器为0状态。这种情况称为触发器置0或触发器复位，故R输入端称为复位端或置0输入端。（结合（1）（2）可看出，输入端为高电平有效
4 根据输入信号R、S的不 同取值组合，触发器的 输出与输入之间的关系 有4种情况： （1）当S=R=0时，电路状态保持不变，即原来的状态 被触发器存储起来，这体现了触发器具有记忆功能。 （2）当S=0，R=1时，触发器为0状态。这种情况称为 触发器置0或触发器复位，故R输入端称为复位端或置 0输入端。(结合（1）（2）可看出，输入端为高电平有效)
QQQ福（3）当S=1，R=0时触发器为1状态。这种情况称为触发器置1或川G1G2SR触发器置位，故S输入端称为置位端或置1输RSRS入端（a）或非门组成的基本RS触发器（4）当S=1，R=1时，两个输出端均为0状态。触发器的两输出互补的逻辑关系被破坏。当两个输入信号都同时撤走（变到0）后，触发器的状态将不能确定是1还是0。因此这种情况应当避免
5 （3）当S=1，R=0时， 触发器为1状态。这种 情况称为触发器置1或 触发器置位，故S输入 端称为置位端或置1输 入端。 （4）当S=1，R=1时，两个输出端均为0状态。触发器的 两输出互补的逻辑关系被破坏。 当两个输入信号都同时撤走（变到0）后，触发器的 状态将不能确定是1还是0。因此这种情况应当避免
表5-1或非门组成的基本RS触发器的真值表QSRQ触发器状态不变不变保持0001置1010置00110*0*不定11
6 表5-1 或非门组成的基本RS触发器的真值表 R S Q Q 触发器状态 0 0 1 1 0 1 0 1 不变 1 0 0 * 不变 0 1 0 * 保持 置1 置0 不定
QCQQ对于左图，可作同样分析。这种触发器是以低电平作为输入有效信号RS的，在逻辑符号的输入端用小圆圈表示低电平SRRS输入信号有效（b）与非门组成的基本RS触发器
7 对于左图，可作同样分 析。这种触发器是以低 电平作为输入有效信号 的，在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效
表5-2与非门组成的RS触发器的真值表触发器QRSQ状态不定1*001*置00011置11001不变不变保持11
8 表5-2 与非门组成的RS触发器的真值表 R S Q Q 触发器 状态 0 0 1 1 0 1 0 1 1 * 0 1 不变 1 * 1 0 不变 不定 置0 置1 保持
如图5所示，R、S为与非门组成的基本RS触发器的输入波形，根据其真值表，可确定输出端O和○的波形（设○的初始状态为0）RSQQ
9 如图5所示，R、S为与非门组成的基本RS触发器的 输入波形，根据其真值表，可确定输出端Q和 的波 形（设Q的初始状态为0） Q
2.集成基本RS触发器74LS279(2)d1S1(4)1Q1S21R4Q3S23S13RUcc4S4R3Q(6)2S0(722Q915141211101613(5)2R(11)d3S1(9)3Q(12)3S2(10)3R56784231(15),4S(13)4Q2S1S1 1S2 1Q2R2Q GND1R(14)d4R福（b）引脚图(a）逻辑图
10 2．集成基本RS触发器74LS279