5.3触发器的电路结构和工作原理5.3.1主从触发器维持阻塞触发器5.3.2*5.3.3利用传输延时的触发器5.3.4触发器的动态特性人
5.3 触发器的电路结构和工作原理 5.3.1 主从触发器 5.3.2 维持阻塞触发器 *5.3.3 利用传输延时的触发器 5.3.4 触发器的动态特性
5.3触发器的电路结构和工作原理1.锁存器与触发器E锁存器在E的高（低）电平期间E对信号敏感P触发器在CP的上升沿（下降沿）对信号敏感在VerilogHDL中对锁存器与P触发器的描述语句是不同的
E 5.3 触发器的电路结构和工作原理 1. 锁存器与触发器 CP CP 锁存器在E的高(低)电平期间 对信号敏感 触发器在CP的上升沿(下降 沿)对信号敏感 在VerilogHDL中对锁存器与 触发器的描述语句是不同的 E
5.3触发器的电路结构和工作原理主从触发器5.3.1主锁存器从锁存器1.电路结构:G10o间0SQD主锁存器与从锁存器结J4cC-C国构相同间cc:TG，和TG4的工作状态相同--10....0.---.G2G4TG，和TG3的工作状态相同cAA人
5.3 触发器的电路结构和工作原理 1 1 TG TG TG2 Q C C C TG1 D C 主锁存器 1 1 TG TG TG4 Q Q C C C TG3 C 从锁存器 Q CP 1 C C G1 G4 G3 G2 主锁存器与从锁存器结 构相同 1. 电路结构 5.3.1 主从触发器 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同
2.由传输门组成的CMOS边沿D触发器工作原理：主锁存器从锁存器G1IOGTGG3(1)CP-0时：01OQDC=1.C-0CICCGGF1...-.10--.G2G4TG,导通，TG,断开输入信号D送入主锁存器Q跟随D端的状态变化，使Q'-D。从锁存器维持在原来的状态不变TG,断开，TG导通E人
2. 由传输门组成的CMOS边沿D触发器 工作原理： TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: 1 1 TG TG TG2 Q C C C TG1 D C 主锁存器 1 1 TG TG TG4 Q Q C C C TG3 C 从锁存器 Q G1 G4 G3 G2 C =1，C=0， Q跟随D端的状态变化，使Q=D。 CP 1 C C
工作原理：从锁存器主锁存器(2)CP由0跳变到1：G0OTG7G3O@:口口C=0.C-10TGQDYG4CCiFearoL-070G2G4TG,断开，TG,导通输入信号D不能送入主锁存器主锁存器维持原态不变TG，导通，TG断开一从锁存器Q'的信号送Q端触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号A
工作原理： (2) CP由0跳变到1 : 1 1 TG TG TG2 Q C C C TG1 D C 主锁存器 1 1 TG TG TG4 Q Q C C C TG3 C 从锁存器 Q G1 G4 G3 G2 C =0，C=1， CP 1 C C 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变
2.典型集成电路74HC/HCT74中D触发器的逻辑图CTG3V0-oTGFTGDG3-0G1CcTG2TGTGTGC2FcCC-Q-C-MM0RpaG4G2SpA2
。 ≥1 TG TG TG2 C C C TG1 D C ≥1 TG TG TG4 Q Q C C C TG3 C 1 G3 ≥1 1 ≥1 G1 1 1 1 1 RD SD C P 1 C C G2 G4 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图
74HC/HCT74的逻辑符号和功能表74HC/HCT74的功能表输出输入1SSSSD0CPDQRD101C>C1LHHL1D1DxX10R1RHLLHXX2SS20LLHHXX2C>C22D2DQn+1CPDSDQn+1RD20OR2RHHLLH个国标逻辑符号LHHHH个具有直接置1、直接置0，正边沿触发的D功能触发器A人
74HC/HCT74的功能表 S D S D R D Q n+1 Q H H ↑ H H L H H ↑ L L H CP D Qn+1 L L × × H H H L × × L H L H × × H L CP D Q 输 入 输 出 R D S C1 1D R S C2 2D R 1S D 1R D 1C P1D 1Q 1Q 2S D 2R D 2C P2D 2Q 2Q 国标逻辑符号 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0，正边沿触发的D功能触发器
5.3.2维持阻塞触发器1.电路结构与工作原理&Q响应输入D和SQ2&CP信号根据SR确定&0触发器的状态8410R
5.3.2 维持阻塞触发器 1. 电路结构与工作原理 C 置0维持线 响应输入D和 CP信号 根据 确定 触发器的状态 S R G1 & CP Q1 & G2 G3 & & & Q G5 2 Q3 S R G4 Q4 D G6 Q Q &
2、工作原理CP=0G&D0GSQ=DQ.=DO&&OGOCpGQn+I=Q"&R0Q31&GD信号存于Q46&D0DD信号进入触发器，为状态刷新作好准备A2
4 CP = 0 0 1 1 D D G &1 C P Q 1 & G G2 &3 & & G 5 Q 2 Q 3 S R Q 4 D G 6 Q Q & 2、工作原理 Qn+1=Qn D 信号进入触发器,为状态刷新作好准备 Q4= D Q1 = D D信号存于Q4
Qn+1=D当CP由0跳变为1在CP脉冲的上升沿，触法器按此前的D信号刷新G&DQGD1&&0QGICPG&OD1R0S&G6&0QDDGE人
4 当CP 由0 跳变为1 0 D 1 D G &1 C P Q1 & G G2 &3 & & G 5 Q2 Q3 S R G Q4 D G 6 Q Q & 1 0 0 D D Q D n = +1 在CP脉冲的上升沿，触法器按此前的D信号刷新