2019/11/8 第四章 微机技术与仪器系统设计 半导体存储器 ·存储器的类型 第四章 半导体存储器 ·存储器与CPU的连接 ·存储器的扩展 4.1概述 存储器的层次结构 、 ·存储器 CPU CPU 一定义：存储大量二值信息（或称为二值数据） 存 的半导体器件。 主存 -用途：在计算机或激字系统中存储数据。 光童
2019/11/8 1 微机技术与仪器系统设计 第四章 半导体存储器 1 第四章 半导体存储器 • 存储器的类型 • 存储器与CPU的连接 • 存储器的扩展 4.1 概述 •存储器 – 定义：存储大量二值信息（或称为二值数据） 的半导体器件。 – 用途：在计算机或数字系统中存储数据 。 • 辅 存 •寄存器 •缓存 •主存 •磁盘 •光盘 存储器的层次结构 •CPU •CPU • 主 机 1 2 3 4
2019/11/8 一、存储器分类 1.按存储介质分类 2.按在计算机中的作用分类 主存储器 存放计算机当前运行时所需要的 赋存储器 序和据。 （主存) 故又称为内存慵暑（筒称为内 半导体存情器 存) 要求存取速度快，现在主存几乎 光存储器 ·轴助存储器 全是采用半导体存储器。 (辅存) 存放当前暂不渗与运行的程序和 数据，以及一些需要水久性保存的 ,米气、争三内存储器的分类 ·计算机中的主存情器通常由RAM和ROM组成 静态RAM(即Static RAM,简称SRA) 技[·只读存储餐RONM(Read-Only Memory) 功 ,随机存情器RAM(Random Access Memory) -MOSRAM 存储单元结构被复杂，桌成度较 低，但速度快。 掩模ROM 动态RAM(即Dynamie RAM,筒称DRA) ,可轴程ROM(PROM) -ROM *(Programmable ROM) UVEPROM 存情单元结构简单，巢成度高，价格便宣，但速 EEPROM 度较慢，需要刷新及读出放大器等外国电略。 .Flash Memory
2019/11/8 2 一、存储器分类 •1．按存储介质分类 • 磁存储器 • 半导体存储器 • 光存储器 •2．按在计算机中的作用分类 •主存储器 • （主存） •辅助存储器 • （辅存） •存放计算机当前运行时所需要的 程序和数据，直接和CPU发生联系， 故 又 称 为内 存 储器 （ 简称 为 内 存） ； •要求存取速度快，现在主存几乎 全是采用半导体存储器。 •存放当前暂不参与运行的程序和 数据，以及一些需要永久性保存的 信息,不直接和CPU发生联系，故 又称为外存储器（简称为外存）。 •随机存储器RAM （Random Access Memory） •按 功 能 •只读存储器ROM（Read- Only Memory） 二、内存储器的分类 •计算机中的主存储器通常由RAM和ROM组成 •掩模ROM •可编程ROM（PROM） •(Programmable ROM) •ROM •UVEPROM •EEPROM •Flash Memory •MOSRAM •静态 RAM(即 Static RAM，简称 SRAM) •动态 RAM(即 Dynamic RAM，简称 DRAM) 存储单元结构简单，集成度高，价格便宜，但速 度较慢，需要刷新及读出放大器等外围电路。 存储单元结构较复杂，集成度较 低，但速度快。 5 6 7 8
2019/11/8 三、内存储器的指标 主要发标，存情容量、存取速度， ☆爱他高在健奢玉是我存健是可以健容的二进债的 微型机中的存储器几乎都是以字节(Byte)进行 编址，CPU对存储器的访问主要也是按字节进行 通常是以存情器能存情的字激乘以字长表示，即：存情 的，因此字节B是最常用的容量单位。对于大容 容字数X字长。 量存情器，则用KB(210字节)、MB(220字 例如，一个32×8的R0M,表示它有32个字， 节)、GB(2字节)、TB(2n字节)表示。 字长为8位，存情容量是32×8=256。 对于大容量的ROM 常用“k表示1024”，即1K=1024=218, 于 10 存成速度是反映存情器工作速度的指标，它直接影响计算 存储炬阵：由若干存情单元排列成矩阵形式。 机主机的运行速度。存取速度常用存储器存取时间和存情 周期来表示。 情存单元：可由二极管、双极性三极管或MOS管构成。 ·存取时间：从启动一次存储毒读/写操作到完成该操作 所经历的时间。高速存储暴的存取时间仅有10s左右。 地址评码器：根据地址输入，在存储矩阵中选出指定的 ·存储周期：唐动两次独立的存储暴操作之间所需的最 宇对应的单元，把数据送往输出领冲幕。 小时间间隔。通常存储周期略大于存取时间 12 3
2019/11/8 3 三、内存储器的指标 • 主要指标：存储容量、存取速度。 • 存储容量:存储容量是指存储器可以储存的二进制数的 位数（bit）; •通常是以存储器能存储的字数乘以字长表示，即：存储 容量=字数×字长。 •例如，一个 32 8 的 ROM，表示它有 32 个字， 字长为 8 位，存储容量是 32 8 = 256。 •对于大容量的 ROM 常用“K”表示“1024”，即 1 K = 1024 = 210 ； • 微型机中的存储器几乎都是以字节（Byte）进行 编址，CPU对存储器的访问主要也是按字节进行 的，因此字节B是最常用的容量单位。对于大容 量存储器，则用KB（2 10字节）、MB（2 20字 节）、GB（2 30字节）、TB（2 40字节）表示。 •存取速度是反映存储器工作速度的指标，它直接影响计算 机主机的运行速度。存取速度常用存储器存取时间和存储 周期来表示。 • 存取时间: 从启动一次存储器读／写操作到完成该操作 所经历的时间。高速存储器的存取时间仅有10ns左右。 • 存储周期: 启动两次独立的存储器操作之间所需的最 小时间间隔。通常存储周期略大于存取时间. •存储矩阵：由若干存储单元排列成矩阵形式。 •储存单元：可由二极管、双极性三极管或MOS管构成。 •地址译码器：根据地址输入，在存储矩阵中选出指定的 字对应的单元，把数据送往输出缓冲器。 9 10 11 12
2019/11/8 产青4.2随机读写存储器 SRAM芯片简介(6116) A70 中，例：NMOS静态存情单元 6116为2K爱位的静态C08鄂 ~4是地址可抛入墙。 A0 T,、I为MO率门.行选择线 D一D是戴海输出境。 A10 TT,他为1Os非门， CS是片选墙， ·两个率门交叉建整饱成 8 OE是着出使能墙， 荔本触发存量 WE是滨可控境。 TT为门控管. ·T,、1是每一列共用的 6116的功表 门控管。 工家然 ·写入过海： 40E +WE 例如写入“1 数据线 元0 （列选择线） 13 g .二、动态RAM(DRAM) 4.3只读存储器 动态RAM基本单元电略 一、掩模只读存储器 ·又称为圆定ROM,工厂按用户要求生产出来后，用户不 能改动。 敷据线 二、可编程只读存储器 字 塘丝斯 为“0“ 塘丝未断 为"1“ 字线 15 16 4
2019/11/8 4 V V 8 T 7 T 6 T 5 T T 线 4 位 据 （列选择线） D 3 线 1 T i Y （行选择线） j B 数 T X T DD G 2 D 线 位 B 数 线 据 • 例： NMOS静态存储单元 • 存 储 • 单 元 • 写入过程： • 例如写入“1” • T1 、T2 为NMOS非门， • T3 、T4 也为NMOS非门， • 两个非门交叉连接组成 • 基本触发器存储数据。 • T5 、T6 为门控管。 • T7 、T8 是每一列共用的 门控管。 •1 •1 •0 •0 •0 •1 •0 •1 •1 •0 •4.2 随机读写存储器 SRAM芯片简介(6116) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 6116 7 6 5 4 3 2 1 1 2 A A A A A A A D D 0 0 A D V A AWE OE CSD D D D D A DD 8 9 10 7 6 5 4 GND 3 • 6116为2K×8位的静态CMOSRAM • 1 • 0 • 0 •CS •片选 • × • 0 • × •OE •输出使能 • × • 1 • 0 •WE •读/写控制 • × • 稳定 • 稳定 •A0 ～ A10 •地址码输入 • 高 阻 态 • 输 出 • 输 入 •D0 ～ D7 •输 出 •工作模式 低功耗维持 读 写 • 6116的功能表 • A0 ～A10是地址码输入端， • D0 ～D7 是数据输出端， • CS是片选端， • OE是输出使能端， • WE是读写控制端。 •动态 RAM 基本单元电路• 二、动态 RAM ( DRAM ) •数据线•C•s •T •字线 4.3 只读存储器 • 一、掩模只读存储器 • 又称为固定ROM。工厂按用户要求生产出来后，用户不 能改动。 • 二、可编程只读存储器 •VCC •字线 • 位 线 •熔丝 •熔丝断 •为 “0” •熔丝未断 •为 “1” 13 14 15 16
2019/11/8 何擦除的可编程只读存储器 。·紫外线擦除的只读存储器(UVEPROM) 顶部开有一个圆形的石英富口，用于常外战进过擦 除原有信息 FAMOS (Floating-gate Avalanche-Injuction MOS, 一般使用专门的端程器（烧写器）编程 墙雪崩注入MOS管) 编稚后，应被贴上不透光时条 出厂未偏接前，每个基本存储单元斯是信息“1” ·偏程枕是将某些单元写入信惠0 ◇ 集成EPROM芯片 27系列EPROM是景常用的EPROM,型 号从2716、2732、2764一直到27C040。存情容 量分别为2K×8、4K×8-直到512K×8。 功能 Au-Ao 地址输入 D-D 艺片使能 电输入 19 20
2019/11/8 5 •可擦除的可编程只读存储器 • 紫外线擦除的只读存储器（UVEPROM） •FAMOS管（Floating-gate Avalanche-Injuction MOS，浮 栅雪崩注入MOS管） • 顶部开有一个圆形的石英窗口，用于紫外线透过擦 除原有信息 • 一般使用专门的编程器（烧写器）编程 • 编程后，应该贴上不透光封条 • 出厂未编程前，每个基本存储单元都是信息 “1” • 编程就是将某些单元写入信息0 集成 EPROM 芯片 • 27 系列 EPROM 是最常用的 EPROM，型 号从 2716、2732、2764 一直到 27C040。存储容 量分别为 2K 8、4K 8一直到 512K 8。 V V pp cc CE PGM A A D D 12 0 7 0 ~ ~ 地 2764 A A A A A A A A A A A 0 1 2 3 4 5 6 7 8 9 10 A A 11 12 O O O O O 0 O 1 O 2 3 4 O5 6 7 2 23 21 24 25 3 4 5 6 7 8 9 8kB×8 2764 10 VPP 1 27 PGM (PGM) VCC VIH 20 CSOE CSOE 22 11 12 13 14 15 16 17 18 地 址 输 入 数 据 输 A12~A0 出 D D 7 ~CE 0 PGM Vpp Vcc 引脚 功能 地址输入 芯片使能 编程脉冲 电压输入 数 据 17 18 19 20
2019/11/8 .EEPROM芯片2816 电可擦除EPROM(EEPROM或E2PROM) ·使用浮播隧道氧化层MOS管Flotox(Floating gate ·存情容量为2KX8 Tunnel Oxide) A 22g ·24个引脚： 特点：浮墙与漏区间的氧化物层极薄(20纳米以下)， 45 称为隐道区。当隧道区电场大于10Vcm时隧道区双向导 -11根地址线A一A -8根数据线DO,~D0。 怕7 1 -片途偏程CE*/PGM 18 CE-/PGM .DO, -输出允许OE· 7 DO -0 16 DO 编程电压V DO D02 .Vss+12 13 DO 较低，但在其工作过程中，不精要透行燥作 闪存(Flash Memory) 1!,录某宫量为成字皆的州存情品，其首地址为400露终地址为， :采用新型倦道氧化层MOS管 L6000HE5Fm刑C5300州D.5P阳 五，要用1原×8的存储器花片构成5×8的存亿誉秀采用位书展方式。 ·花点上 ·隐道层在源区： 5有一容最为4存储移模块，起始地址为0000测其末地关 ,能道层更薄(10~ N (A).BFFFFH (B).B7FFFH (C).BBFFFH (D).C000OH 15nm。在控制提和 源极间加12V电压即 I6有一SRAM花片，地址线为AA,数据线为D-D,该花片的存铅客量为( 可使隆道导通， A.8KB B16K8 C.32KB D.64KB 陵速区 城芦 23 24 6
2019/11/8 6 •电可擦除EPROM(EEPROM或E2PROM) • 使 用 浮 栅 隧 道 氧化 层MOS管 Flotox(Floating gate Tunnel Oxide) • 特点：浮栅与漏区间的氧化物层极薄（20纳米以下）， 称为隧道区。当隧道区电场大于107V/cm时隧道区双向导 通。 EEPROM 芯片2816 • 存储容量为2K×8 • 24个引脚： – 11根地址线A10～A0 – 8根数据线DO7 ～DO0 – 片选/编程CE*/PGM – 输出允许OE* – 编程电压VPP •VDD •A8 •A9 •VPP •OE* •A10 •CE*/PGM •DO7 •DO6 •DO5 •DO4 •DO3 •1 •2 •3 •4 •5 •6 •7 •8 •9 •10 •11 •12 •24 •23 •22 •21 •20 •19 •18 •17 •16 •15 •14 •13 •A7 •A6 •A5 •A4 •A3 •A2 •A1 •A0 •DO0 •DO1 •DO2 •Vss •闪存 (Flash Memory) •采用新型隧道氧化层MOS管。 • 隧道层在源区； • 隧道层更薄(10～ 15nm)。在控制栅和 源极间加12V电压即 可使隧道导通。 • 特点： 21 22 23 24
2019/11/8 4.4 连接时需考虑的问题 CPU与存储器的连接 (1)地址线的连接 ~本章的重点内容 (2)数据线的连接 ≥SRAM、EPROM.与CPU的连接 (3)读/写线的连接 ◆给出地址，设计电略 ,给出电略，指出地址 (4)片选线的连接 >译码方法同样适合O端口 ⑤)合理选用芯片 (6)与CPU的时序、负载的配合 存储器的容量扩展 。1.存储芯片数据线的处理 位扩展 若芯片的数据线正好8根： 用8片1024(1K)X1位RAM构成的1024X8位RAM系统， -一次可从芯片中访问到8位数据 一全部数据线与系统的8位数据总线相违 若芯片的数据线不足8根： -一次不能从一个芯片中访问到8位数据 ·利用多个芯片扩展数据位 一这个扩展方式简称“位扩展” 28 7
2019/11/8 7 4.4 CPU与存储器的连接 本章的重点内容 SRAM、EPROM与CPU的连接 给出地址，设计电路 给出电路，指出地址 译码方法同样适合I/O端口 连接时需考虑的问题 •(1) 地址线的连接 •(2) 数据线的连接 •(3) 读/写线的连接 •(4) 片选线的连接 •(5) 合理选用芯片 •(6) 与CPU的时序、负载的配合 1. 存储芯片数据线的处理 • 若芯片的数据线正好8根： – 一次可从芯片中访问到8位数据 – 全部数据线与系统的8位数据总线相连 • 若芯片的数据线不足8根： – 一次不能从一个芯片中访问到8位数据 – 利用多个芯片扩展数据位 – 这个扩展方式简称“位扩展” 存储器的容量扩展 1．位扩展 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 1024×1RAM A A A R/W CS 0 1.I/O I/O . 1024×1RAM A A A 0 1 R/W CS .I/O I/O 1024×1RAM A A A 0 1 9 R/W CS .I/O I/O . A A 0 1 0 1 7 9 9 9 A CS R/W 25 26 27 28
2019/11/8 位扩展 2.存储芯片地址线的连接 CE 211 片选 ·(2) 芯片的地址线通常应全部与CPU的低位地址总 A CE 2114 线相连 (1) lv0.~01 ·寻址时，这部分地址的译码是在存储芯片内完 DD← 成的，称为“片内译码” DD 0 片内译码 3存储芯片片选端的译码 "Ag~Ao ·范围(16进制 ·存储系统常需利用多个存储芯片扩充容量，也就 0000000000 .全0 -000HH 是扩展了主存储馨地址范围 -0000000001 001H 这种村展简称为“地址扩展”或“字扩展” :0000000010 002H ·进行“地址扩展”，需要利用存储芯片的片选墙 对多个存情芯片（组）进行寻址 -1111111101 .3FDH .1111111110 .3FEH 实现：通过将存情芯片的片选端与系统的高位地 址线相关联来实现 .1111111111 .全1 3FFH 8
2019/11/8 8 •2114 •（1） •A9 ～A0 •I/O4 ～I/O1 •片选•D3 ～D0 •D7 ～D4 •A9 ～A0 •2114 •（2） •A9 ～A0 •I/O4 ～I/O1 •CE •CE 位扩展 2. 存储芯片地址线的连接 • 芯片的地址线通常应全部与CPU的低位地址总 线相连 • 寻址时，这部分地址的译码是在存储芯片内完 成的，称为“片内译码” 片内译码 •A9～A0 •存储芯片 •000H •001H •002H •. •3FDH •3FEH •3FFH •全0 •全1 •0000000000 •0000000001 •0000000010 •. •1111111101 •1111111110 •1111111111 •A •范围（16进制) 9 ~ A0 3. 存储芯片片选端的译码 • 存储系统常需利用多个存储芯片扩充容量，也就 是扩展了主存储器地址范围 • 这种扩展简称为“地址扩展”或“字扩展” • 进行“地址扩展”，需要利用存储芯片的片选端 对多个存储芯片（组）进行寻址 • 实现：通过将存储芯片的片选端与系统的高位地 址线相关联来实现 29 30 31 32
2019/11/8 字扩展 ·例：用8片1KX8位RAM构成的8KX8位RAM。 ()译码和译码器 ·译码：将莱个特定的“编码输入”翻译为唯一“ 有效输出”的过程 译码电路可以使用门电略组合逻辑 ·译码电路更多的是采用集成译码器 -常用的2：4译码器：74LS139 -常用的3：8译码器：74LS138 常用的4：16泽码器：74LS154 33 74LS138的功能表 (②)全译码 全评码：所有的系统地址线均参与时存储单元的 片选输入箱码输入 输出 译码寻址，包括 E3E2·E1·CBA Y7*-Y0° 000 11111110(仅Y0有效 一片内译码：低位地址线对芯片内各存储单元的 001 11111101(仅Y1有效) 评码寻址 010 11111011(仅Y2有效) 一片遮译码：高位地址战对存储芯片的评码寻址 011 11110111(仅Y3有效) ·采用全评码，每个存储单元的地址都是唯一的， 100 100 11101111(仅Y4有效) 不存在地址重复 101 11011111(仅Y5有效) ·评码电路可能比校复杂、连线也校多 110 10111111(仅Y6有效) 111 01111111(仅Y7有效) 非上述情况×××■ 11111111(全无效) 35 9
2019/11/8 9 字扩展 . . A C Y Y G G 0 BG 1 7 . . . .Y1 74LS138 +5V A12 2A 2B 1024×8RAM A A A R/W CS 0 1. I/O . 1024×8RAM A A A 0 1 R/W CS . I/O 1024×8RAM A A A 0 1 9 R/W CS . I/O A A 0 1 R/W 0 1 7 9 9 9 A 0 I/O 0 I/O 0 I/O1 I/O7 I/O1 I/O7 I/O I/O1 I/O7 . . . . . A11 A10 • 例：用8片1K×8位RAM构成的8K×8位RAM。 ⑴译码和译码器 • 译码：将某个特定的“编码输入”翻译为唯一“ 有效输出”的过程 • 译码电路可以使用门电路组合逻辑 • 译码电路更多的是采用集成译码器 – 常用的2:4译码器： 74LS139 – 常用的3:8译码器： 74LS138 – 常用的4:16译码器：74LS154 74LS138的功能表 片选输入 编码输入 输出 E3 E2* E1* C B A Y7* ~ Y0* 1 0 0 0 0 0 11111110（仅Y0*有效） 0 0 1 11111101（仅Y1*有效） 0 1 0 11111011（仅Y2*有效） 0 1 1 11110111（仅Y3*有效） 1 0 0 11101111（仅Y4*有效） 1 0 1 11011111（仅Y5*有效） 1 1 0 10111111（仅Y6*有效） 1 1 1 01111111（仅Y7*有效） 非上述情况 ××× 11111111（全无效） ⑵全译码 • 全译码：所有的系统地址线均参与对存储单元的 译码寻址，包括 –片内译码：低位地址线对芯片内各存储单元的 译码寻址 –片选译码：高位地址线对存储芯片的译码寻址 • 采用全译码，每个存储单元的地址都是唯一的， 不存在地址重复 • 译码电路可能比较复杂、连线也较多 33 34 35 36
2019/11/8 全译码示例 (3)部分译码 16 .E3 38 ·部分评码：只有部分（一般是高位）地址载参与 IO/M-0E2 2764 对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需 CE 要选取一个可用地址 ·可简化译码电略的设计 .Au B ·但系就的部分地址空间将被液费 *Ai5- A AB~A Ag~Ao 地址范跟 0001110 0 0001110 全1 部分译码示例 (4④)线选译码 .E3 Y0 。战选译码：只用少数几根高位地址线进行芯片的译 AI6-0E2 Y 码，直接将高位地址能与片选信号端连接，每根负 -IOM-0E1 贵进中一个芯片（短） CECECECE 或构成简单，但地址空间严重浪费 4 B 2732273227322732 必然会出现地址重复（一个存储单元对应多个存储 A (2) -3) 地址) ·一个存储地址会对应多个存箭单元 AA An-Au 一个可地世 ·多个存储草元共用的存情地址不应使用 Au-A: An-Ap XX10X 000 0-金1 2 (X10 全0-坐1 21000H-21F下FH ××10 010 坐0-坐1 2000H2 39 10
2019/11/8 10 全译码示例 •A15 • A14 •A13 •A16 •C •B •A •E3 •138 • •2764 •A19 •A18 •A17 •A12～A0 •Y6 •CE •E2 •E1 •IO/M •1C000H •1DFFFH •全0 •全1 •0 0 0 1 1 1 0 •0 0 0 1 1 1 0 •A19A18A17A16A15A14 A13 •A12 ~ A0 •地址范围 ⑶ 部分译码 • 部分译码：只有部分（一般是高位）地址线参与 对存储芯片的译码 • 每个存储单元将对应多个地址（地址重复），需 要选取一个可用地址 • 可简化译码电路的设计 • 但系统的部分地址空间将被浪费 部分译码示例 •13 8 •A17 •A16 •A11～A0 •A14 •A13 •A12 •(1) •(2) •(3) •(4) •2732 •2732 •2732 •2732 •C •B •A •E3 •E2 •IO/M •E1 •CE •CE •CE •CE •Y0 •Y1 •Y2 •Y3 A19 ~ A15 A14 ~ A12 A11 ~ A0 一个可用地址 1 2 3 4 ××10× ××10× ××10× ××10× 000 001 010 011 全0 ~ 全1 全0 ~ 全1 全0 ~ 全1 全0 ~ 全1 20000H ~ 20FFFH 21000H ~ 21FFFH 22000H ~ 22FFFH 23000H ~ 23FFFH ⑷线选译码 • 线选译码：只用少数几根高位地址线进行芯片的译 码，直接将高位地址线与片选信号端连接，每根负 责选中一个芯片（组） • 虽构成简单，但地址空间严重浪费 • 必然会出现地址重复（一个存储单元对应多个存储 地址） • 一个存储地址会对应多个存储单元 • 多个存储单元共用的存储地址不应使用 37 38 39 40