微型计算机原理与常用接口技术cms4 a 第四章 存储器系统
china_54@tom.com 第四章 存储器系统
微型计算机原理与常用接口技术cms4 a 知识点: ●存储器分类 ●存储器系统结构 动、静态读写存储器 ●高速缓冲存储器 Cache ●虚拟存储器
china_54@tom.com 知识点： l 存储器分类 l 存储器系统结构 l 动、静态读写存储器 l 高速缓冲存储器Cache l 虚拟存储器
微型计算机原理与常用接口技术cms4 a 4概述 41.1存储器分类 1.按构成存储器的器件和存储介质分类 2按存取方式分类 3按在微机系统中位置分类 4.1.2存储器系统结构 1.基本存储单元 2.存储体 3.地址择码器 4.片选与读/写控制电路 5IO电路 6集电极开路或三态输出缓冲器 7.其他外围电路
china_54@tom.com 4.1 概述 1.按构成存储器的器件和存储介质分类 2.按存取方式分类 3.按在微机系统中位置分类 4.1.1 存储器分类 1.基本存储单元 2.存储体 3.地址择码器 4.片选与读/写控制电路 5.I/O电路 6.集电极开路或三态输出缓冲器 7.其他外围电路 4.1.2 存储器系统结构
微型计算机原理与常用接口技术cms4 a 4,2读写存储器RAM 42.1静态RAM 1.基本存储单元 2双端口静态RAM 双端口SRAM有下列基本特点: 两个端口有各自独立的地址线,数据输入输出线以及口选信号 读/写控制,输出使能等信号线。 两个端口共同使用存储单元,统一供电 允许两个端口同时访问不同的地址单元,但不允许两个端口同时 访问同一地址单元。片内有裁决逻辑,任何一个单元,在某一时刻只 许—个端口访问。当一个端口被访问时,另一端口则被封锁,前者访 问操作完成后,才允许后者访问。为此,两个端口各有一个输出标志 信号,作为联络信号 3.FIFO存储器 422动态RAM
china_54@tom.com 4.2.1 静态RAM 1.基本存储单元 2.双端口静态RAM 4.2 读写存储器RAM 双端口SRAM有下列基本特点： l 两个端口有各自独立的地址线，数据输入/输出线以及口选信号， 读/写控制，输出使能等信号线。 l 两个端口共同使用存储单元，统一供电。 l 允许两个端口同时访问不同的地址单元，但不允许两个端口同时 访问同一地址单元。片内有裁决逻辑，任何一个单元，在某一时刻只 许—个端口访问。当一个端口被访问时，另一端口则被封锁，前者访 问操作完成后，才允许后者访问。为此，两个端口各有一个输出标志 信号，作为联络信号。 3. FIFO存储器 4.2.2 动态RAM
微型计算机原理与常用接口技术cms4 a 43只读存储器ROM 只读存储器ROM:指在微机系统的在线运行过程中,只能对其进行读 操作,而不能进行写操作的一类存储器,在不断发展变化的过程中,ROM 器件也产生了掩模ROM、PROM、 EPROM、 EEPROM等各种不同类型 44存储器芯片与CPU的连接 1.引言 2.CPU总线的负载能力 3.CPU的时序和存储器的存取速度之间的配合问 题 4存储器的地址分配和片选问题 1)片选控制的译码方法 线选法 全译码法 部分译码法 混合译码法 2)地址译码电路的设计
china_54@tom.com 4.3 只读存储器ROM 只读存储器ROM：指在微机系统的在线运行过程中，只能对其进行读 操作，而不能进行写操作的一类存储器，在不断发展变化的过程中，ROM 器件也产生了掩模ROM、PROM、EPROM、EEPROM等各种不同类型。 4.4 存储器芯片与CPU的连接 1.引言 2. CPU总线的负载能力 3. CPU的时序和存储器的存取速度之间的配合问 题 4.存储器的地址分配和片选问题 1）片选控制的译码方法 l 线选法 l 全译码法 l 部分译码法 l 混合译码法 2）地址译码电路的设计
微型计算机原理与常用接口技术 china 54tom com 45高速缓冲存储器 Cache 45.1 Cache的层次结构 优点: ● Cache的读写速度几乎能够与CPU进行匹配,所以微机系统的存取速 度可以大大提高。 ● Cache的容量相对主存来说并不是太大,所以整个存储器系统的成 本并没有上升很多一地址总线 控制部件 主 主 CPU 主存- Cache命中 ache 存 地址变换 机构 地址寄存器 存储器 单字宽 数据总线 图4-7 Cache存储系统基本结构
china_54@tom.com 4.5 高速缓冲存储器Cache 4.5.1 Cache的层次结构 优点： l Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速 度可以大大提高。 l Cache的容量相对主存来说并不是太大，所以整个存储器系统的成 本并没有上升很多。 CPU 主 存 主 存 地 址 寄 存 器 MA 替 换 控制部件 主存-Cache 地址变换 机 构 Cache 地 址 寄 存 器 Cache 存储器 地址总线 数据总线 不 命 中 命中 单字宽 多字宽 图4-7 Cache存储系统基本结构
微型计算机原理与常用接口技术cms4 a 452 Cache的基本工作原理 453 Cache的基本操作 1.读操作 2写操作 454地址映射 1直接映射 每个主存块映射到 Cache中的一个指定块的方式称为直接映射。 2全相联映射 它允许主存中的每一个字块映射到 Cache存储器的任何一个字块 位置上,也允许从确实已被占满的 Cache存储器中替换出任何一个旧 字块当访问一个块中的数据时,块地址要与 Cache块表中的所有地址 标记进行比较以确定是否命中
china_54@tom.com 4.5.2 Cache的基本工作原理 4.5.3 Cache的基本操作 4.5.4 地址映射 1.直接映射 每个主存块映射到Cache中的一个指定块的方式称为直接映射。 2.全相联映射 1.读操作 2.写操作 它允许主存中的每一个字块映射到Cache存储器的任何一个字块 位置上，也允许从确实已被占满的Cache存储器中替换出任何一个旧 字块当访问一个块中的数据时，块地址要与Cache块表中的所有地址 标记进行比较以确定是否命中
微型计算机原理与常用接口技术 hina 54 cat 主存 主存 第0块 Cache Cache 第0块 第1块 第0块 第0块 第1区 第1块 第1块 第1块 2N-1块 2N块 2N-1块 第2区 2N-1块 2M-1块 图4-8直接映射示意图 图4-9全相联映射示意图
china_54@tom.com Cache 主 存 第 0 块 第 1 块 2N -1块 2N 块 2N+1 -1块 第 0 块 第 1 块 2N -1块 . . . . . . . . . . . . . 第1区 第2区 图4-8 直接映射示意图 Cache 第 0 块 第 1 块 2N -1 块 . . . . . . 主 存 第 0 块 第 1 块 2M-1块 . . . . . . 图4-9 全相联映射示意图
微型计算机原理与常用接口技术cms4 a 3组相联映射 主存 第0块 第0块 第0组 第0组 第2k-1块 第2-1块 第2块 第2块 第1组 第1组 第2组 第2N-1块 /2 图4-10组相联映射示意图
china_54@tom.com 3.组相联映射 主 存 第 0 块 第2 k -1块 第 0 块 第2 k -1块 第2N -1块 . . . . . . . . . . 第 2 k 块 . . . 第2M-1块 第 2 k 块 . . . . . . . 第 0 组 第 1 组 第2M-R组 第 0 组 第 1 组 第 2 C 组 图4-10 组相联映射示意图
微型计算机原理与常用接口技术cms4 a 45.5替换策略 常用的两种替换策略是:先进先出(FIFO)策略和近期最少使用 (LRU)策略 456PI中采用的 Cache技术 Pentium处理器有两类缓存控制指令。一类是数据据预存取 ( Prefetch)指令,能够增加从主存到缓存的数据流;另一类是内存流 优化处理( Memory Streaming)指令,能够增加从处理器到主存的数据 流
china_54@tom.com 常用的两种替换策略是：先进先出（FIFO）策略和近期最少使用 （LRU）策略 。 4.5.5 替换策略 4.5.6 PIII中采用的Cache技术 PentiumIII处理器有两类缓存控制指令。一类是数据据预存取 （Prefetch）指令，能够增加从主存到缓存的数据流；另一类是内存流 优化处理（Memory Streaming）指令，能够增加从处理器到主存的数据 流