第7章MCS-51扩畏O接口的设计 9.1/O接口扩概述 1/0(输入/输出)接口是McS51与外设交换数字信 息的桥梁。 1/0扩展也属于系统扩展的一部分。 真正用作0口线的只有P1口的8位|/0线和P3口的某些 位线。 在多数应用系统中,MS-51单片机都需要外扩1/接 口电路
第7章 MCS-51扩展I/O接口的设计 9.1 I/O接口扩展概述 I/O (输入/输出)接口是MCS-51与外设交换数字信 息的桥梁。 I/O扩展也属于系统扩展的一部分。 真正用作I/O口线的只有P1口的8位I/O线和P3口的某些 位线。 在多数应用系统中，MCS-51单片机都需要外扩I/O接 口电路
常用的外围/0接口芯片有: (1)8255A:可编程的通用并行接口电路(3个8位 1/0口)。 (2)8155H:可编程的l0/RAM扩展接口电路(2个8 位/0口,1个6位/0口,256个RAM字节单元,1个14 位的减法定时器/计数器)。 可与Mcs-51单片机直接连接,接口逻辑十分简单 此外,74LS系列的TTL电路也可以作为McS-51的扩展 /0口,如74LS244、74LS273等
常用的外围I/O接口芯片有： （1）8255A：可编程的通用并行接口电路（3个8位 I/O口）。 （2）8155H：可编程的IO/RAM扩展接口电路（2个8 位I/O口,1个6位I/O口, 256个RAM字节单元，1个14 位的减法定时器/计数器）。 可与MCS-51单片机直接连接，接口逻辑十分简单 此外，74LS系列的TTL电路也可以作为MCS-51的扩展 I/O口，如74LS244、 74LS273等
7.2MCS-51与可编程并行O慈片8255A的接口 72.18255A慈片介绍 8255A是nte公司生产的可编程并行/0接口芯片, 具有3个8位的并行0口,3种工作方式,可通过编 程改变其功能,因而使用灵活方便,通用性强 1.引脚说明 40只引脚,双列直插式封装,引脚功能如下:
7.2 MCS-51与可编程并行I/O芯片8255A的接口 7.2.1 8255A芯片介绍 8255A是Intel公司生产的可编程并行I/O接口芯片， 具有3个8位的并行I/O口，3种工作方式，可通过编 程改变其功能，因而使用灵活方便，通用性强。 1.引脚说明 40只引脚，双列直插式封装，引脚功能如下：
P43 40 PA4 PA2 39 Pa5 PA1-3 38 P46 PAO 3 P47 RD 36 R CS 35 RESET GND 34D0 Al 456789 33 A0 32 D2 PC7 Pc6 I8255A37 D3 30 D4 PC5 12 29 D5 PC4 13 28 D6 PCO 14 27 D7 PC1 15 26 PC2 16 25 PB7 17 24 PB6 PBO 23 PB5 PBl PB4 PB2 20 2 PB3
D7~D0:三态双向数据线,与单片机数据总线连接 Cs*:片选信号线,低电平有效,表示本芯片被选中 RD*:读出信号线,控制8255A中数据的读出高 NR*:写入信号线,控制向8255A数据的写入。 Vcc:+5V电源。 PA7~PA0:A口输入/输出线。 PB7~PB0:B口输入/输出线。 PC7~Pc0:C口输入/输出线。 A1、A0:地址线,用来选择8255A内部的4个端口
D7～D0：三态双向数据线，与单片机数据总线连接 CS *：片选信号线，低电平有效，表示本芯片被选中 RD *：读出信号线，控制8255A中数据的读出高 WR *：写入信号线，控制向8255A数据的写入。 Vcc：+5V电源。 PA7～PA0：A口输入/输出线。 PB7～PB0：B口输入/输出线。 PC7～PC0：C口输入/输出线。 A1、A0：地址线，用来选择8255A内部的4个端口
2内部结构 A组 A组 控制 端口A l/0 PA7-PAO 数据 A组 总线 端口C 上半部 D7~D0缓冲器 1/0 PC7-PC4 B组 端口C 下半部 1/O PC3-PCO RD WR 读写 B组 B组 控制 端口B A0 控制 A1 (8) N/O 逻辑 RESET PB7-PBO 2
2.内部结构
(1)端口A、B、C 功能和结构上有些差异 PA口:输出锁存和缓冲;输入锁存 PB口:输出锁存和缓冲;输入缓冲 PG口:输出锁存;数据输入缓冲 P口可在软件的控制下,分为两个4位端口,作为 PA口、PB口选通方式操作时的状态控制信号
（1）端口A、B、C 功能和结构上有些差异 PA口：输出锁存和缓冲；输入锁存 PB口：输出锁存和缓冲；输入缓冲 PC口：输出锁存；数据输入缓冲 PC口可在软件的控制下，分为两个4位端口，作为 PA口、PB口选通方式操作时的状态控制信号
(2)A组和B组控制电路 A组:PA囗和PC口的上半部(PG7~PG4); B组:PB口和PG口的下半部(Pc3~Pc0),可根据“命 令字”对PC口按位“置1”或“清0”。 (3)数据总线缓冲器线线 三态双向,作为8255A与单片机数据线之间接口, 传送数据、指令、控制命令及外部状态信息。 (4)读/写控制逻辑电路线 该电路接收cPU发来的控制信号、 RESET、地址信 号A1、A0等。对端口进行读写。 各端口的工作状态与控制信号的关系如表9-1所示
(2)A组和B组控制电路 A组：PA口和PC口的上半部（PC7～PC4）； B组：PB口和PC口的下半部（PC3～PC0）,可根据“命 令字”对PC口按位“置1”或“清0” 。 (3)数据总线缓冲器线线 三态双向，作为8255A与单片机数据线之间接口， 传送数据、指令、控制命令及外部状态信息。 (4)读/写控制逻辑电路线 该电路接收CPU发来的控制信号、RESET、地址信 号A1、A0等。对端口进行读写。 各端口的工作状态与控制信号的关系如表9-1所示
表9-18255A端囗工作状态选择 Al AO RD*WR*CS 工作状态 00100 000 0|读端口A:A口数据→数据总线 0读端口B:B口数据→数据总线 0读端口Q:C口数据→数据总线 0写端口A:总线数据→A口 0 写端口B:总线数据→B口 0 111 0000 写端口G:总线数据→c口 0写控制字:总线数据→控制字寄存 0器 数据总线为三态 0非法状态 0|数据总线为三态
表9-1 8255A端口工作状态选择 A1 A0 RD * WR * CS * 工作状态 0 0 0 1 0 读端口A：A口数据→数据总线 读端口B：B口数据→数据总线 读端口C：C口数据→数据总线 0 1 0 1 0 1 0 0 1 0 0 0 1 0 0 写端口A：总线数据→A口 写端口B：总线数据→B口 写端口C：总线数据→C口 写控制字：总线数据→控制字寄存 器 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0 × × × × 1 数据总线为三态 1 1 0 1 0 非法状态 × × 1 1 0 数据总线为三态
92.2工作方式选择控制字及C口置位/复位控制字 8255A有三种工作方式: (1)方式0:基本输入输出; (2)方式1:选通输入输出; (3)方式2:双向传送(仅A口有)。 1.工作方式选择控制字 种工作方式由方式控制字来决定。 控制字格式如下
9.2.2 工作方式选择控制字及C口置位/复位控制字 8255A有三种工作方式： (1) 方式0：基本输入输出； (2) 方式1：选通输入输出； (3) 方式2：双向传送（仅A口有）。 1.工作方式选择控制字 三种工作方式由方式控制字来决定。 控制字格式如下
