长江大学：《电工与电子技术实验》课程教学课件（PPT讲稿）7.组合逻辑电路实验

2、组合逻辑电路实验实验目的掌握编码器1.1.译码器和数码显示的基本原理1.2.掌握编码器译码器的功能及使用方法福1.3.学习利用编码器、译码和显译码器和数码管设编码示电路；1.4掌握组合逻辑电路实验步骤及电路故障检查方法实验设备与实验器材22.1.实验设备中函数信号发生器：2）双踪示波器：3）直流稳压电源：4）数字万用表2.3、实验器材：1）实验箱或面包板2）IC芯片：74LS147、74LS04774LS13834511、74LS203）7段数码管及若干电阻等2025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 1 1.1、掌握编码器、译码器和数码显示的基本原理； 1.2、掌握编码器、译码器的功能及使用方法； 1.3、学习利用编码器、译码器和数码管设计编码、译码和显 示电路； 1.4、掌握组合逻辑电路实验步骤及电路故障检查方法。 2、 实验设备与实验器材 2、组合逻辑电路实验 1、实验目的 2.1、实验设备： 1）函数信号发生器；2）双踪示波器； 3）直流稳压电源； 4）数字万用表。 2.3、实验器材：1）实验箱或面包板； 2）IC芯片：74LS147、74LS04、74LS138、4511、74LS20 3）7段数码管及若干电阻等

3、组合逻辑实验原理与器件简介3.1、组合逻辑电路的构成与特性组合逻辑电路通常由门电路组合。组合逻辑电路在任意时刻的输出状态，仅取决于该时刻各输入状态的组合，而与电路的原状态无关。其特点是：在电路连接中没有反馈线。本实验重点是了解编码、译码和显示0电路的功能与使用。学习组合电路实验的-检查方法b-3.2、显示器-数码管g-10数码管通常由7段发光字段合成，可分为共阴与共阳有两种数码管，h-5d-2共阴七段显示器引线排列及数字字段aO45123b、c、d、e、f、g符号显示如右图-1所示其中3、8脚接地。数码管的小数点字段h。图-17段数码管引线图22025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 2 组合逻辑电路通常由门电路组合。 组合逻辑电路在任意时 刻的输出状态，仅取决于该时刻各输入状态的组合，而与电路 的原状态无关。其特点是：在电路连接中没有反馈线。 3、组合逻辑实验原理与器件简介 共阴七段显示器引线排列及数字字段a、 b、c、d、e、f、g符号显示如右图-1所示。 其中3、8脚接地。数码管的小数点字段h。 数码管通常由7段发光字段合成，可 分为共阴与共阳有两种数码管。 图- 1 7段数码管引线图 本实验重点是了解编码、译码和显示 电路的功能与使用。学习组合电路实验的 检查方法。 3.1、组合逻辑电路的构成与特性 3 .2、显示器-数码管

321Y39YONCVec3.3、编码器1514131211109161）74LS147是10线/4线BCD码优74LS147先编码器输入/输出均为低电平235681475678Y2有效。GND图-274LS147外引线图Y1图-274LS147外引线图表-1编码器74LS147功能表入输输出非门将"0”转为"1”Y3Y174LS147:10izisi5i3i2i1ioY2Yo14199个输入端：XXXXxXxX100-0电1个输入代表1个0XXxXx01110XxX1-110进制编码01Xx0010XXXX0X11某输入端为010XxXX00111XX10代表某输入数1-9个输入全为111优先Xx1xX10100X1-代表输入数为0顺序111X01XxX1110I10.4个输出端：0111XXX1701I1000输出BCD码01111110X1111X004个输出全为1101111111111010则输出10制数0X00-1111111111101100-32025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 3 3.3、编码器 表 -1 编码器74LS147 功能表 输 入 输 出 Ī9 Ī8 Ī7 Ī6 Ī5 Ī4 Ī3 Ī2 Ī1 Ī0 Ý3 Ý2 Ý1 Ý0 0 × × × × × × × × × 0 1 1 0 1 0 × × × × × × × × 0 1 1 1 1 1 0 × × × × × × × 1 0 0 0 1 1 1 0 × × × × × × 1 0 0 1 1 1 1 1 0 × × × × × 1 0 1 0 1 1 1 1 1 0 × × × × 1 0 1 1 1 1 1 1 1 1 0 × × × 1 1 0 0 1 1 1 1 1 1 1 0 × × 1 1 0 1 1 1 1 1 1 1 1 1 0 × 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1）74LS147是10线/4线BCD码优 先编码器。输入/输出均为低电平 有效。图-2 74LS147外引线图。 74LS147: 9个输入端： 1个输入代表1个 10进制编码。 某输入端为0， 代表某输入数; 9个输入全为1， 代表输入数为0 , 4个输出端： 输出BCD码 4个输出全为1， 则输出10制数0。 图-2 74LS147外引线图 非门将”0” 转为”1” 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0

图-374LS138外引线图3.4、译码器VCe YOY1Y2Y4Y5Y6Y33线/8线译码器1）74LS13816151413121110974LS13833线/8线译码电路由74LS138与非门组成。有3个控制端；三个5236814?输入端（A0、A1、A2），8个输出AOA2Y7A1G2AG2BG1GND端。输出低电平有效。表-374LS138功能表输出控制选通输入当选通端G1=1G1A2YOY1Y2Y3Y4Y5Y6Y7G2AG2BA0A1G2A=0、G2B=0时011111111xXxxx译码器工作：1x111xX112+-110110001101对输入端(A0、A10A0100110011A2)的二进制，有个10011110U对应输出端YN=0；11011100当1101G1=0，译码器禁00010A1111001100111止，所有输出Y=1。1001111101074LS138功能如表-3.002025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 4 74LS138 3线/8线译码电路由 与非门组成。有3个控制端；三个 输入端（A0、A1、A2)，8个输出 端。输出低电平有效。 图-3 74LS138外引线图 表-3 74LS138功能表 控制选通 输 入 输 出 G1 G2A G2B A0 A1 A2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 x x x x x 1 1 1 1 1 1 1 1 x 1 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 当选通端G1=1、 G2A=0、G2B=0时， 译码器工作： 对输入端(A0、A1、 A2)的二进制，有个 对应输出端YN=0； 当 G1=0 ，译码器禁 止，所有输出Y=1。 74LS138功能如表-3. 1）74LS138 3线/8线译码器： 3.4、译码器

2）显示译码器CD4511图-4CD4511的引脚排列图CD4511是BCD码显示译码器1613121110dbcalce驱动共阴七段LED数码管CD4511BCD码输入端：A、B、C、D；BILEGND112358146译码输出端:a、b、c、d、e、f、表-4CD4511功能表输出“1"有效。g。输入输出十进数字型测试端：LT=0功能BILTLE输出全001消隐端：BI=023输出全“0”。45060锁存端：LE=0，译码70LE=1：译码器锁存809019保持原LE=0时的数值锁存11锁存LE=0输出XXXX拒伪码：当输入超过测试0x××××11181001，输出全?"0"x消隐10X××X000052025/11/15长江大学龙从玉

长江大学 龙从玉 5 CD4511是BCD码显示译码器， 驱动共阴七段LED数码管。 BCD码输入端：A、B、C、D； 译码输出端：a、b、c、d、e、f、 g。输出“1”有效。 表- 4 CD4511功能表 十进数 功能 输 入 输 出 字 LE D C B A a b c d e f g 型 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 2 3 4 5 6 7 8 9 锁存 1 1 1 × × × × 锁存LE= 0 输出 ∥ 测试 × 0 × × × × × 1 1 1 1 1 1 1 8 消隐 × 1 0 × × × × 0 0 0 0 0 0 0 ■ 2）显示译码器CD4511 图- 4 CD4511的引脚排列图 2025/11/15 锁存端：LE=0，译码。 LE=1：译码器锁存， 保持原LE=0时的数值； 拒伪码：当输入 超 过 1001，输出全“0” 。 测试端： ， 输出全 “1” ; 消隐端： ， 输出全 “0”。 LT = 0 BI = 0 LT BI

组合逻辑电路设计实验步骤3.5、页，画出满足任组合逻辑电路设计要求：根据已知的逻辑问题务要求的逻辑电路图，并且电路构成简单，使用器件少★设计实验基本步骤分析实际问题要求的逻辑功能；2确定输入变量、输出变量O列出输入输出关系的真值表写出逻辑函数式并化简：5画出逻辑电路图；6组装电路测试验证★组合逻辑电路分析组合电路分析可以确定已知电路的逻辑功能，检查电路设计是否合理已知化简列出确定写出逐级逻辑表达式逻辑表达式电路图真值表逻辑功能62025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 6 组合逻辑电路设计要求：根据已知的逻辑问题，画出满足任 务要求的逻辑电路图，并且电路构成简单，使用器件少。 ★设计实验基本步骤： 1）分析实际问题要求的逻辑功能； 2）确定输入变量I、输出变量O； 3）列出输入输出关系的真值表； 4）写出逻辑函数式并化简； 5）画出逻辑电路图； 6）组装电路测试验证。 3.5、组合逻辑电路设计实验步骤： ★组合逻辑电路分析 已知 电路图 写出逐级 逻辑表达式 化简 逻辑表达式 列出 真值表 确定 逻辑功能 组合电路分析可以确定已知电路的逻辑功能，检查电 路设计是否合理

3.6.组合逻辑电路实验检查方法1）在通电前，先对照电路原理图及IC引脚图检查电路接线是否正确。再检查电源电压与极性是否符合要求，后接通电源。2）若通电后电路逻辑状态出错，可按下列步骤检查①分别检查各集成电路上的电源电压是否正确，在接线正确前提下，要注意检查导线是否断线②集成电路上的控制电平是否正确：③分别检查各集成电路的输入电与输出电平是否正确。判定IC器件好坏例1：本例实验中根据BCD码的显示错误，判断其产生的电路故障点。BCD码应该显示“7”，错误显示为”6”，可能是编码输出或译码输入的错误，因BCD码7=4+2+1极可能是其中的1”出问题了。对于输出低电平有效的电路，因用非门反相，这个环节也可能出问题！2025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 7 例1：本例实验中根据BCD码的显示错误，判断其产生的电 路故障点。BCD码应该显示“7”，错误显示为”6”，可能是 编码输出或译码输入的错误，因BCD码7=4+2+1 极可能是 其中的“1”出问题了。对于输出低电平有效的电路，因用非 门反相，这个环节也可能出问题！ 1）在通电前，先对照电路原理图及IC引脚图检查电路接线是 否正确。再检查电源电压与极性是否符合要求，后接通电源。 2）若通电后电路逻辑状态出错，可按下列步骤检查： ①分别检查各集成电路上的电源电压是否正确，在接线正确前 提下，要注意检查导线是否断线。 ②集成电路上的控制电平是否正确； ③分别检查各集成电路的输入电与输出电平是否正确。判定IC 器件好坏。 3.6、组合逻辑电路实验检查方法：

组合逻辑电路设计基本任务及要求44.1.测试译码器74LS138的逻辑功能参考图-5译码器测试电路，在译码器输入端分别加入000至111供8个二进制代码，观测输出端电平（接发光二极管）。图-5译码器74LS138功能测试电路设计列表记录NDOVCC并分析实验结果。ND15V160提示：数电原理15123YOABCD2R14321Y1日一般图、仿真图0300RU1Y2D3Y374LS138会省略电源标注Y4D484510Y5897实验中一定要接Y6D5Y7电源啊！D68GNDVD7.*用74LS138与74LS20构成三输入的奇偶判定电路输出低电平有效输入偶数个1，输出1，其他输入则输出0。82025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 8 4.1、测试译码器74LS138的逻辑功能 4、组合逻辑电路设计基本任务及要求 参考图-5 译码器测试电路，在译码器输入端分别加入000至 111供8个二进制代码，观测输出端电平（接发光二极管）。 设计列表记录 并分析实验结果。 A 1 B 2 C 3 E1 6 E2 4 E3 5 Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 U1 74LS138 0 1 1 1 D0 D1 D2 D3 D4 D5 D6 D7 R1 300R VCC 图-5 译码器74LS138功能测试电路 输出低电平有效 提示：数电原理 图、仿真图一般 会省略电源标注！ 实验中一定要接 电源啊！ *用74LS138与74LS20构 成三输入的奇偶判定电路， 输入偶数个1，输出1，其他 输入则输出0。 │16 5V │8GND

4.2、用编码器译码器和显示器构成编码译码显示电路，分别对十进制数1-9进行编码，观测显示状况并列表记录图-6147-4511编码译码显示电路龙8145V174LS04U3:A12165VU1132U3:B0R-N61374LS147ABCDQA34567892QBQ0b9U2100117Q1J3:CQ10104511QD656AQ219Q140Q3034815T明QFU3:DD14QG13012101LE/STB8GND8GNDLE=0译码5输入端7=0、3=0LE=1锁存因7优先于37输入低电平有效LT=O测试BI=0消隐92025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 9 4.2、用编码器、译码器和显示器构成编码译码显示电路，分 别对十进制数1-9进行编码，观测显示状况并列表记录。 1 2 U3:A 74LS04 A 7 B 1 C 2 D 6 LT 3 BI 4 LE/STB 5 QA 13 QB 12 QC 11 QD 10 QE 9 QF 15 QG 14 U2 4511 U3:B3 4 5 6 U3:C 1 0 1 1 1 0 1 1 图-6 147-4511编码译码显示电路龙 1 LT=0 测试 1 BI=0消隐 0 1 11 2 12 3 13 4 1 5 2 6 3 7 4 8 5 9 10 Q0 9 Q1 7 Q2 6 Q3 14 U1 74LS147 1 13 12 U3:D LE=0译码 输入端7=0、3=0 LE=1锁存 因7优先于3， 7输入低电平有效 │16 5V │8GND │14 5V │8GND

龙74LS138译码74LS147编码BCD码显示电路译码器74LS138输出有效低电平编码器74LS147输入输出均为低电平有效要编码器147输出全1，则其输入1-lg均输入高电平口而译码器138正常译码，输出总会有一低电平。*可取译码器选通端G1=0，其输出就全为高电平另加一数据开关19，实现编码器147输出显示值为0--9074LS0411511O0U2ABCYO245923140U1Y12U3:A374LS14702Y21209456789+QO74LS13811NQ14U3:B106614Q200841914Q357U3:C51161lgU3:D1312102025/11/15长江大学龙从玉

2025/11/15 长江大学 龙从玉 10 1 2 U3:A 74LS04 3 4 U3:B 5 6 U3:C 1 11 2 12 3 13 4 1 5 2 6 3 7 4 8 5 9 10 Q0 9 Q1 7 Q2 6 Q3 14 U2 74LS147 13 12 U3:D A 1 B 2 C 3 E1 6 E2 4 E3 5 Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 U1 74LS138 0 0 0 I9 1 译码器74LS138输出有效低电平 编码器74LS147输入输出均为低电平有效 74LS138译码74LS147编码BCD码显示电路 龙 要编码器147输出全1，则其输入I1-I9均输入高电平； 而译码器138正常译码，输出总会有一低电平。 *可取译码器选通端G1=0，其输出就全为高电平 另加一数据开关I9，实现编码器147输出显示值为0-9 10