控制器 主要功能 从内存中取指令,计算下一条指令的地址; 对指令进行译码,产生操作控制信号; 控制指令执行的步骤和数据流动的方向。 生成控制信号的方法 硬连线逻辑方式 微程序方式 阵列逻辑方式 计算机组成原理
计算机组成原理 1 控制器 主要功能 从内存中取指令，计算下一条指令的地址； 对指令进行译码，产生操作控制信号； 控制指令执行的步骤和数据流动的方向。 生成控制信号的方法 硬连线逻辑方式 微程序方式 阵列逻辑方式
控制器的主要功能 1、取指令:根据程序入口地址取出第一条指令 2、分析指令:确定指令的操作 产生相应的操作 形成操作数的地址 3、执行指令:根据操作命令和操作数地址形成操作控制信号 序列 4、控制程序和数据的输入和结果输出 、对异常情况和某些请求进行处理 陷阱 中断请求 DMA请求 计算机组成原理
计算机组成原理 2 控制器的主要功能 1、取指令：根据程序入口地址取出第一条指令 2、分析指令： 确定指令的操作 产生相应的操作 形成操作数的地址 3、执行指令：根据操作命令和操作数地址形成操作控制信号 序列 4、控制程序和数据的输入和结果输出 5、对异常情况和某些请求进行处理 陷阱 中断请求 DMA请求
控制器的组成 程序计数器(PC):存当前正在执行的指令的地址 存即将执行的下一条指令的地址 存下一条预取指令的地址 指令寄存器(IR):存放当前正在执行的指令 指令译码器(I):对操作码进行分析,产生相应控制信号 脉冲源:时钟信号, reset信号 启停控制线路:开启、封锁机器工作时钟 时序控制信号形成部件:产生节拍序列脉冲信号 程序状态字(PSW):状态寄存器,标志位,控制位 计算机组成原理
计算机组成原理 3 控制器的组成 程序计数器(PC)：存当前正在执行的指令的地址 存即将执行的下一条指令的地址 存下一条预取指令的地址 指令寄存器(IR)：存放当前正在执行的指令 指令译码器（ID）：对操作码进行分析, 产生相应控制信号 脉冲源：时钟信号, reset信号 启停控制线路：开启、封锁机器工作时钟 时序控制信号形成部件：产生节拍序列脉冲信号 程序状态字（PSW）：状态寄存器，标志位, 控制位
控制器逻辑框图 微操作控制信号 MAR 微操作控制 CPU外部状态 形成部件 脉冲源 时序脉冲 指令 发生器 译码器地址形成电路 控制台)启停 操作码地址码 R 1.根据不同指令的操作码产生所需的微操作命令,即指令译码 2.操作命令与时序脉冲结合形成一定时序的微命令 实现方法 组合逻辑:硬布线逻辑;可编程逻辑阵列(PLA) 存储逻辑:微程序控制逻辑 计算机组成原理
计算机组成原理 4 控制器逻辑框图 微操作控制 形成部件 时序脉冲 发生器 指令 译码器 启停 操作码 地址码 地址形成电路 PC CPU外部状态 脉冲源 微操作控制信号 +1 (控制台) MAR IR 1.根据不同指令的操作码产生所需的微操作命令,即指令译码 2.操作命令与时序脉冲结合形成一定时序的微命令 实现方法: 组合逻辑:硬布线逻辑；可编程逻辑阵列(PLA) 存储逻辑:微程序控制逻辑
时序系统的组成 个时序系统的组成如图所示: 周期状态 脉冲源 触发器 M2 启动 暂停 脉冲发生器 节拍发生器 T2 1.脉冲源:由石英晶体震荡器及“与非门”组合的震荡电路组 成 2.脉冲发生器:通常是一个环行脉冲发生器,采用循环移位寄 存器的形式,产生一组有序的、间隔相等或不等的脉冲序列 3.节拍发生器:按先后顺序,循环地发出若干时钟周期信号,最 后通过译码电路,产生最后所需的节拍脉冲,通常由计数译码 器电路组成 计算机组成原理
计算机组成原理 5 一个时序系统的组成如图所示: M1 脉冲发生器 节拍发生器 周期状态 触发器 … … 脉冲源 启动 暂停 M2 T1 T2 时序系统的组成 1.脉冲源:由石英晶体震荡器及“与非门”组合的震荡电路组 成 2.脉冲发生器:通常是一个环行脉冲发生器,采用循环移位寄 存器的形式,产生一组有序的、间隔相等或不等的脉冲序列 3.节拍发生器:按先后顺序,循环地发出若干时钟周期信号,最 后通过译码电路,产生最后所需的节拍脉冲,通常由计数译码 器电路组成
4.周期状态触发器:产生电路与节拍发生器产生电路类似.表 示CPU当前处于指令周期的哪个机器周期 5.启停控制逻辑:控制时钟系统,只有当启动机器运行时,才允 许发出所需的时钟脉冲,而且,由于机器的启停是随机的,必须 考虑发出的脉冲是完整的 时序控制逻辑基本概念 指令周期:取出一条指令并执行该指令的时间 机器周期:CPU同主存或外设进行一次信息交换所需的时间 总线周期、CPU周期 时钟周期:CPU执行一个微操作的最小时间单位一节拍周期、T 周期 三者关系:一个指令周期包含若干个CPU周期,一个CPU周期的 功能由多个时钟周期来完成 计算机组成原理 6
计算机组成原理 6 指令周期：取出一条指令并执行该指令的时间 机器周期：CPU同主存或外设进行一次信息交换所需的时间─ 总线周期、CPU周期 时钟周期：CPU执行一个微操作的最小时间单位─节拍周期、T 周期 三者关系：一个指令周期包含若干个CPU周期，一个CPU周期的 功能由多个时钟周期来完成 4.周期状态触发器:产生电路与节拍发生器产生电路类似.表 示CPU当前处于指令周期的哪个机器周期 5.启停控制逻辑:控制时钟系统,只有当启动机器运行时,才允 许发出所需的时钟脉冲,而且,由于机器的启停是随机的,必须 考虑发出的脉冲是完整的. 时序控制逻辑基本概念
时序产生器 多级时序的概念 (1)指令周期:在时序系统中通常不为指令周期设置时间标志 信号,因而也不将其作为时序的一级 (2)机器周期:设置一组周期状态触发器,以标志不同的机器周 期.任一时刻只允许其中的一个触发器为1,表明CPU当前处在 哪个机器周期. (3)时钟周期:一个时钟周期内完成一步基本操作 (4)时钟脉冲信号:作为时序系统的基本定时信号 多级时序信号之间的关系: 指令周期不作为时序的一级,下图反映了机器周期、 时钟周期、时钟脉冲三级时序信号的关系 通常硬布线逻辑使用三级时序系统 微程序控制逻辑使用两级时序系统 计算机组成原理
计算机组成原理 7 时序产生器 多级时序的概念 (1)指令周期:在时序系统中通常不为指令周期设置时间标志 信号,因而也不将其作为时序的一级. (2)机器周期:设置一组周期状态触发器,以标志不同的机器周 期.任一时刻只允许其中的一个触发器为1,表明CPU当前处在 哪个机器周期. (3)时钟周期:一个时钟周期内完成一步基本操作. (4)时钟脉冲信号:作为时序系统的基本定时信号. 多级时序信号之间的关系: 指令周期不作为时序的一级,下图反映了机器周期、 时钟周期、时钟脉冲三级时序信号的关系。 通常硬布线逻辑使用三级时序系统。 微程序控制逻辑使用两级时序系统
个指令周期 机器周期M1 机器周期M2 L机器周期M3 时钟周期T1 时钟周期T2 时钟周期T3 时钟脉冲CLK 计算机组成原理 级时序信号间的关系
计算机组成原理 8 一个指令周期 机器周期M1 机器周期M2 机器周期M3 时钟周期T1 时钟周期T2 时钟周期T3 时钟脉冲CLK 三级时序信号间的关系
时序产生器的主要逻辑电路 TI T2 T3 QQ R CI C2 C3 D CP CP +5V 2 Q 脉冲源 C4 CLR D CP T1-T4为四个输出节拍脉冲,其译码逻辑表达式为: T1=C1*C2 T2=C2来C3 T3=C3 T4=C1 计算机组成原理
计算机组成原理 9 脉冲源 2 3 Q D CP C4 S R T4 T1 T2 T3 Q D CP +5V D CP Q C1 C2 C3 Q D CP Q Q Q Q CLR φ φ T1-T4为四个输出节拍脉冲,其译码逻辑表达式为: T1=C1*C2 T2=C2*C3 T3=C3 T4=C1 时序产生器的主要逻辑电路
4 5 6 8 9 10 C4 C1 C2 C3 T2 T4 CPU周期 计算机组成原理 CPU周期 10
计算机组成原理 10 1 2 3 4 5 6 7 8 9 10 CPU周期 CPU周期 T1 T2 T3 T4 C4 C1 C2 C3 φ
