数字电路CAD工具(较成熟，自动化程度高)： FPGA Gate Array Standardsell VHDL 系统综合

2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

基本门电路的设计（采用数据流设计 ） 基本门电路表达简单逻辑关系，采用简单的赋值语句就能方 便地实现；没有必要采用更复杂的结构

一、进一步认识构造体在VHDL中的作用。 二、构造体的三种描述方式：

Combinatorial Logic Combinatorial Logic if – Outputs at a specified time are a function only of the inputs at that time e.g. decoders, multiplexers and adders Output change instantly when input change

一、理解什么是正向设计方法 二、 HDL在EDA设计中的作用 三、 VHDL的特点

1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符