Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

一、COMPONENT语句 二、COMPONENT_INSTANT语句

一、HDL主要类型 二、什么是Verilog 三、Verilog历史 四、Verilog与VHDL的比较 五、Verilog的主要能力

第一节 数据类型定义 第二节 提取对象的信息

第一节 VHDL构件 第二节 基本语言结构 第三节 设计描述层次

一、 组合逻辑电路设计 二、时序逻辑电路设计

第一节 VHDL概念 第二节 VHDL语言优缺点 第三节 VHDL建模方法

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

《电力电子技术》是电气工程及其自动化、自动化等专业的三大电子技术基础课程 之一，实验环节是这些课程的重要组成部分。通过实验，可以加深对理论的理解，培养 和提高学生独立动手能力和分析、解决问题的能力