一、绪论 二、触发器的电路结构、动作特点 三、基本RS触发器 四、同步RS触发器（钟控RS触发器）

一、传统的硬件设计方法 二、传统的设计方法是自下而上的设计方法 三、采用通用的元器件 四、后期进行仿真，浪费大，设计周期长 五、主要设计文件是电路原理图，可读性差，文件量大

2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门

通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程）

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

用ROM实现逻辑函数时，地址译码器的每个输出都为一条字 线，不能减少。输出函数为标准的与或表达式。 为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式

用SSI设计组合逻辑电路的实例1 设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、 绿三盏灯组成，共有三种正常工作状态：红、绿或黄加绿灯亮；

5.1概述 5.1.1 MOS管的基本特性 5.1.2CMOS逻辑电路 5.2半导体存储器 5.2.1随机存取存储器 5.2.2只读存储器 5.3可编逻辑器件 5.3.1可编程逻辑阵列 5.3.2可编程阵列逻辑 5.3.3其它可编程逻辑器件

可采用与同步时序电路设计的方法，应注意时钟脉冲的选取 例用D触发器设计x1

例1设计判断输入序列为101的检测器。输入为x，输 出为z。对输入序列每三位进行一次判决：若三位代 码是101，则对应其最后一个1时，输出z为1；其它 情况z为0