课题一、数制和码制 课题二、逻辑代数的公式和定理 课题三、逻辑函数的化简方法 课题四、具有无关项的逻辑函数及其化简 课题五、TTL反相器 课题六、小规模组合电路的分析 课题七、小规模组合电路的设计 课题八、编码器原理与应用 课题九、译码器原理与应用 课题十、数据选择器原理与应用 课题十一、加法器和数值比较器 课题十二、锁存器与电平触发的触发器 课题十三、脉冲触发的触发器 课题十四、边沿触发的触发器 课题十五、同步时序电路的分析 课题十六、移位寄存器的原理与应用 课题十七、计数器的原理与应用 课题十八、任意进制计数器的构成方法 课题十九、同步时序电路的设计 课题二十、CPLD和FPGA的结构与应用

6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法

4.1 组合逻辑电路的特点 4.2 组合逻辑函数的分析与设计 4.3 编码器 4.4 译码器 4.5 多路选择器 4.6 二进制并行加法器 4.7 数值比较器 4.8 奇偶校验器 4.9 利用中规模集成电路进行组合电路设计 4.10 组合电路的险象

3.1组合逻辑电路的分析方法和设计方法 3.2编码器 3.3译码器 3.4算术运算电路

第一章 引言 第二章 片上电感的物理模型与特性分析 第三章 片上电感的优化设计 第四章 测试与分析 第五章 结论

第三章组合逻辑电路的分析与设计 3、1逻辑代数 一、逻辑代数的基本公式

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

◼ 时序逻辑电路的分析方法、设计方法 ◼ 时序逻辑电路的工作原理 ◼ 常用时序逻辑电路介绍

6.1 时序电路的分析 6.2 同步时序电路的设计 6.3 计数器 6.4 寄存器与移位寄存器

时序逻辑电路的分析 常用的时序逻辑电路 时序逻辑电路的设计