《数字电子技术》课程教学课件（PPT讲稿）第三章 组合逻辑电路 CH31 组合电路的分析方法和设计方法

《数字电子技术》课程教学课件（PPT讲稿）第三章 组合逻辑电路 CH37 组合电路中的竞争冒险

4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 半加器与全加器 4.5 集成组合电路的扩展

译码器的工作过程与编码器相反,它将二进制编码 翻译成不同的硬件输出组合

一、分析的目的 了解逻辑电路的功能 二、分析的步骤 数字电路: 分组合逻辑电路、 时序逻辑电路两大类 功能特点：任意时刻的输出信号只与此时刻的输入信号有关

3.3 常用组合逻辑电路 编码器 译码器 数据选择器 比较器 加法器 函数发生器

概述 组合逻辑电路（简称组合电路）任意时刻的输出信号仅 取决于该时刻的输入信号，与信号作用前电路原来的状 态无关 时序逻辑电路（简称时序电路）任意时刻的输出信号不 仅取决于该时刻的输入信号，而且还取决于电路原来的 状态，即与以前的输入信号有关

3.9用中规模集成电路构成的组合逻辑电路的分析与设计 3.10 组合逻辑电路的竞争-冒险

§3.1 概述 §3.2 组合逻辑电路的分析和设计 §3.3 若干常用的组合逻辑电路 §3.4 组合电路中的竞争—冒险现象

• 组合逻辑电路和时序逻辑的概念； • 组合逻辑电路设计实例； • 时序逻辑电路设计实例