5.1 引言(Introduction) 5.2 锁存器(Latch) 5.3 触发器(Flip-Flops)的结构与工作原理 5.4 触发器的逻辑功能 (Logic Function of Flip-Flop)

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

6.2触发器 触发器具有以下基本特点: 1.有两个稳定状态---0状态和1状态,能存储一位二进制信息(数或代码) 2.能根据输入信号置成0状态和1状态 3.输入信号消失以后,能将置成的状态保存下来。触发器是具有记忆功能的基本单元电路

第10章触发器和时序逻辑电路 10.1触发器 10.2计数器 10.3寄存器 10.4脉冲信号的产生与波形变换

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第五章 触发器——5.1 基本触发器 5.1.4 T触发器

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第五章 触发器——5.1 基本触发器 5.1.1 与非门实现的基本RS触发器

3.8.1 对相控触发电路的基本要求 3.8.2 控制角a 的移相控制方法 3.8.3 相控触发电路的同步方式及输出

3.1.2基本RS触发器 (1)逻辑电路及逻辑符号 (2)RS触发器的特征表

广东海洋大学：《数字电子技术》课程教学资源（PPT课件）5.4 时钟边沿触发的触发器 5.5 触发器逻辑功能的分类及逻辑功能的描述

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案14 5．4 时钟边沿触发的触发器 5．5 触发器的逻辑功能分类及逻辑功能的描述