第6章组合逻辑电路设计实例 一、桶式移位器 二、简单浮点编码器 三、双优先级编码器 四、级联比较器 五、关模比较器

第7章时序逻辑设计原理(一) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

5.4.1 D触发器 5.4.2 JK触发器 5.4.3 SR触发器 5.4.4 D触发器功能的转换 5.4.2 T触发器

《数字电子技术》课程教学课件（PPT讲稿）第三章 组合逻辑电路 CH32 加法器和数值比较器

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）抢答器

第7章时序逻辑设计原理(四) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

第7章时序逻辑设计原理(三) 一、锁存器和触发器 二、同步时序分析 三、同步时序设计

一、锁存器和触发器 二、同步时序分析 三、同步时序设计

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.4 组合逻辑电路中的竞争与冒险 4.3.4 数值比较器

7.1 组合逻辑电路的分析与设计 7.2 加法器与数值比较器 7.3 编码器 7.4 译码器 7.5 数据选择器与数据分配器