时序电路的结构与特 内部含有存储器件(触发器、锁存器); 信号变化受时钟控制; 通常采用状态变化进行描述; 采用进程进行设计;

第六章时序逻辑电路 6.1时序逻辑电路的基本概念 一、时序逻辑电路的结构及特点 时序逻辑电路———任何一个时刻的输出状态不仅取决于当时的输入信号,还与电路的原状态有关。 时序电路的特点: (1)含有具有记忆元件(最常用的是触发器) (2)具有反馈通道

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

第七章中规模通用集成电路及其应用 集成电路由SSI发展到MSI、LSI和VLSI,使单个芯片 容纳的逻辑功能越来越强。 一般来说,在SSI中仅是基本器件(如逻辑门或触发器) 的集成,在MSI中已是逻辑部件(如译码器、寄存器等)的 集成,而在LSI和VLSI中则是一个数字子系统或整个数字 系统(如微处理器)的集成

实验一基本门电路逻辑功能测试 实验二加法器的设计与应用 实验三译码器和数据选择器的设计及应用 实验四优先编码器的设计(EWB) 实验五触发器的设计及应用 实验六计数器的设计 实验七555定时器

一、逻辑代数基础 二、组合逻辑电路 三、常用集成时序逻辑器件及应用 四、脉冲波形的产生与变换 五、存储器和可编程逻辑器件 六、集成逻辑门 七、触发器 八、时序逻辑电路 九、用VHDL进行数字系统设计

实验一 TTL集成逻辑门的逻辑功能与参数测试.1 实验二 组合逻辑电路的设计与测试.8 实验三 译码器及其应用.11 实验四 数据选择器及其应用.18 实验五 触发器及其应用.25 实验六 计数器及其应用.31 实验七 移位寄存器及其应用.37 实验八 555定时电路及其应用.45

实验一 三人多数表决电路 实验二 用 74LS161 设计同步 12 进制计数器 实验三 用 VHDL 文本设计输入方法 实现组合逻辑电路 实验四 用 VHDL 文本设计输入方法 实现触发器 实验五 利用例化语句进行层次化设计 实验六 并行置位的移位寄存器 实验七 数字频率计设计 实验八 有限状态机设计——用状态机实现序列检测器的设计

实验一 集成逻辑门电路 .3 实验二 数字集成电路接口实验 .7 实验三 加法器和译码显示电路 .10 实验四 触发器.15 实验五 数据选择器 .20 实验六 计数器.26 实验七 移位寄存器 .33 实验八 脉冲信号发生器 .38 实验九 555 定时器及应用 .40 实验十 增益自动切换的电压放大电路.44

叠加定理 戴维宁定理 一阶RC电路的过渡过程 功率因数提高 电子仪器的综合应用 比例求和运算电路 门电路的功能测试 R-S、D、JK触发器