实验一 集成逻辑门电路 .3 实验二 数字集成电路接口实验 .7 实验三 加法器和译码显示电路 .10 实验四 触发器.15 实验五 数据选择器 .20 实验六 计数器.26 实验七 移位寄存器 .33 实验八 脉冲信号发生器 .38 实验九 555 定时器及应用 .40 实验十 增益自动切换的电压放大电路.44

在各种复杂的数字电路中,不但需要对二值信号 进行算术运算和逻辑运算,还经常需要将这些信号和 运算结果保存起来。为此，需要使用具有记忆功能 的基本单元。能够存储一位二值信号的单元电路， 被称为触发器。用“FF”表示。 为了实现记忆一位二值信号的功能，触发器必 须具备以下两个基本特点

一､概述 周期性重复出现的一列数码称为序列码。 如：11000，11000，···。在序列码的一个周 期中所包含有的0和1的总数称为序列长度。 也称为循环长度，用M表示。 应用范围：作为数字系统的测试信号，同步 信号及地址码等。在通信､雷达､遥控等领域 内部有广泛的应用。而对于能产生序列码的 电路称为序列码发生器

6.1 概述 6.2 时序逻辑电路的分析 6.3 寄存器、移位寄存器

本章首先介绍时序逻辑电路的特点、功能描述方法和一般分析方法；然后通过实例进一步论述基本分析方法和一些典型时序逻辑电路的组成、工作原理和特点

一、同步时序电路的设计 1.设计步骤 (1)建立原始状态表和状态图 原始的含义:是指没有经过简化而获得的状态 转移表和状态转移图。 对于原始状态表和状态图的要求是： 保证其绝对的正确性，确保状态无遗漏， 状态转移关系的正确

3.1组合逻辑电路的分析方法和设计方法 3.2编码器 3.3译码器 3.4算术运算电路

时序电路由组合电路和存储电路组成。其输出不仅取决于当时的输 入，还与过去的状态有关

前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器

目的与要求：1、了解PLD的基本特征、分类、每种类型的特点及发展概况；2、掌握PLD的电路表示法；3、理解PLD实现各种逻辑功能电路的基本原理；重点与难点：1、PLD器件实现各种逻辑功能电路的基本原理；2、可编程逻辑器件的设计过程；