北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（数字集成电路原理与设计）chap4-1 第四章 CMOS单元电路 基本单元电路 4.9 动态电路基础

第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句（process） 4.4 元件例化语句 4.5 生成语句（for-generate） 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述

无论是组合电路,还是时序电路,其电路设计的宗 旨是一样的:在达到功能要求的前提下,使电路最稳定、 最简单。 时序逻辑电路的设计思路是:针对某一给定逻辑要 求,选择几个逻辑状态(越少越好)来描述它,再用某 种类型的触发器来实现这一逻辑功能

第三章组合逻辑电路 3.1概述 3.2组合逻辑电路分析基础 3.3组合逻辑电路设计基础 3.4几种常用的组合逻辑组件 3.5利用中规模组件设计组合

13.6 TTL集成门电路 13.7 其它类型的TTL门电路 13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计 13.10 集成组合逻辑电路

6.1 时序逻辑电路的基本概念 6.2 时序逻辑电路的分析方法 6.3 同步时序逻辑电路的设计方法

时序电路的信号变化特点： 同步时序电路以时钟信号为驱动；电路内部信号的变化 （或输出信号的变化）只发生在特定的时钟边沿；其他时刻 输入信号的变化对电路不产生影响；

3.1逻辑代数 3.2逻辑函数的卡诺图化简法 3.3组合逻辑电路的分析 3.4组合逻辑电路的设计 3.5组合逻辑电路中的竞争冒险

3.1 概 述 3.2 组合逻辑电路的分析 3.3 组合逻辑电路的设计 3.4 加 法 器 3.5 数值比较器 3.6 编 码 器 3.7 译 码 器 3.8 数据选择器 3.9 数据分配器 3.10 奇偶检测电路 3.11 用中规模集成电路设计一般组合电路 3.12 组合电路中的竞争冒险

3.1逻辑代数 3.2逻辑函数的卡诺图化简法 3.3组合逻辑电路的分析方法 3.4组合逻辑电路的设计方法 3.5组合逻辑电路中的竞争冒险