点击切换搜索课件文库搜索结果(309)
文档格式:PDF 文档大小:6.33MB 文档页数:265
第一章 概述 1.1 SOPC 的概念 1.2 SOPC 系统设计流程 1.3 SOPC 系统开发环境 1.4 本书中的系统配置 第二章 SOPC 系统构架 2. 1 系统模块框图 2. 2 Nios CPU 2. 3 Avalon 总线 2. 4 外设 IP 模块 第三章 系统硬件开发 3.1 硬件开发流程 3.2 创建 Quartus II 工程 3.3 创建 Nios 系统模块 3.4 编译设计(Compilation) 3.5 编程(Programming) 3.6 下载设计到 Flash 存储器 第四章 系统软件开发 4.1 软件开发流程 4.2 软件开发环境 4.3 文件系统 4.4 软件开发工具 4.5 可配置的处理器硬件属性 4.6 Nios SDK 4.7 软件开发应用 4.8 使用.hexout 4.9 其它的开发板通信和调试方法 4.10 Nios SDK Shell 提示信息 4.11 在 Nios 系统中实现中断服务程序(ISR) 4.12 用户自定义指令 第五章 系统模拟与调试 5.1 软件配置 5.2 模拟设置 5.3 ModelSim 模拟 5.4 模拟结果分析 5.5 增加/删除波形图信号 5.6 片外存储器模拟 5.7 调试 第六章 系统设计实例 6.1 建立硬件需求 6.2 创建一个基本的 Nios 设计 6.3 GDB 调试 6.4 添加用户外设 6.5 RTL 仿真 6.6 Flash 编程 6.7 用户指令和 DMA 6.8 MP3 播放器 附录 1:Nios 嵌入式处理器 32 位指令集 附录 2:Nios 嵌入式处理器开发板-APEX 20K200E 附录 3:Nios 嵌入式处理器开发板-Cyclone_1C20 附录 4:Nios 嵌入式处理器开发板-Stratix_1S10 附录 5:Nios 嵌入式处理器开发板-Stratix_1S40
文档格式:PPT 文档大小:1.03MB 文档页数:65
本章知识要点:  时序逻辑电路的基本概念;  同步时序逻辑电路的分析和设计方法;  典型同步时序逻辑电路的分析和设计。 5.1 概 述 5.2 同步时序逻辑电路分析 5.3 同步时序逻辑电路的设计 5.4 同步时序逻辑电路设计举例
文档格式:PPT 文档大小:10.55MB 文档页数:129
数字控制器的设计方法: 连续化设计:采样周期短、控制算法简 单的系统。忽略零阶保持器和采样器,求 出系统的连续控制器,以近似方式离散化 为数字控制器。 离散化设计:采样周期长的或控制复杂 的系统。直接使用采样控制理论设计数字控制器
文档格式:PPT 文档大小:1.99MB 文档页数:132
第一章数字系统设计方法(4) 第二章数字钟电路设计(4) 第三章数码显示、点阵显示和LCD显示(2) 第四章数字频率计设计 第五章语音数字化存储与回放系统设计
文档格式:PDF 文档大小:733.17KB 文档页数:5
设计了一种六杆柔顺机构,建立了该机构的伪刚体模型,伪刚体模型显示该机构由两个柔顺滑块机构串联而成.根据伪刚体模型对该六杆柔顺机构进行了变形分析,推导出六杆柔顺机构伪刚体模型的力-位移关系的一般理论计算公式,进而得到该机构实例的分析结果.用ANSYS软件对该设计实例进行了力-位移关系的有限元仿真分析,同时加工制造出该设计实例的实物模型并进行了实验测量.对理论计算结果、仿真分析结果和实际测量结果进行了比较,三种方法所得结果基本一致,表明了理论公式的推导与分析是正确的,仿真建模分析也是正确的,并且该实例的设计是可行的,达到了设计目的
文档格式:PPT 文档大小:505.5KB 文档页数:45
一、学习环境概述 二、基于建构主义的学习环境 三、学习环境的设计
文档格式:PDF 文档大小:185.57KB 文档页数:11
掌握窗体的设计方法: 利用窗体设计用户界面
文档格式:PPT 文档大小:9.89MB 文档页数:74
一、三种城市空间设计理论 (THREE THEORIES OF URBAN SPATIAL DESIGN)
文档格式:DOC 文档大小:29KB 文档页数:3
完全随机分组设计的资料 配对设计或随机区组设计 变量之间的关联性分析
文档格式:PPT 文档大小:2.77MB 文档页数:73
4.1多媒体应用的工程化设计方法 4.2人机界面设计 4.3多媒体应用系统
首页上页2425262728293031下页末页
热门关键字
搜索一下,找到相关课件或文库资源 309 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有