一．组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关

第五章触发器 5.1基本触发器 一、基本RS触发器 1.用与非门组成的基本RS触发器 (1)电路结构:由门电路组成的,它与组合逻辑电路的根本区别在于,电路中有反馈线,即门电路的输入、输出端交叉耦合

这一章,介绍一种新的逻辑部件--触发器触发器的“新”在于它具有“记忆功 能,它是构成时序逻辑电路的基本单元。本章首先介绍基本RS触发器的组成原理、特点 和逻辑功能。然后引出能够防止“空翻”现象的主从触发器和边沿触发器。同时,较详细 地讨论RS触发器、JK触发器、D触发器T触发器、T触发器的逻辑功能及其描述方 法。最后,通过一个实例帮你进一步体会触发器的“记忆”功能

第5章通用时序电路模块及应用 5.4计数器 一、计数器是按预定状态序列变化以表征触发时钟脉冲输入个数的时序逻辑模块。 二、计数器主要由触发器构成,附加逻辑除使触发器按预定状态序列变化,还使计数器具有清0、使能、加载等功能。 三、在数据的寄存上寄存器与计数器相似。寄存器着重于数据的存储与操作,计数器强调数据序列变化,其在数字系统的操作控制方面有重要应用

1.1 About Digital Design(关于 “ 数字设计 ”) 1.2 Analog versus Digital(模拟与数字) 1.3 Digital Devices(数字器件) 1.4 Electronic Aspects of Digital Design(数字设计的电子技术) 1.5 Software Aspects of Digital Design(数字设计的软件技术) 1.6 Integrated Circuits（集成电路，IC） 1.7 Programmable Logic Devices(可编程逻辑器件)  Programmable Logic Array(PLA, 可编程逻辑阵列)  Programmable Array Logic (PAL, 可编程阵列逻辑)  Programmable Logic Device(PLD, 可编程逻辑器件)  Complex PLD (CPLD, 复杂可编程逻辑器件)  Field-Programmable Gate Array(FPGA, 现场可编程门阵列） Digital Logic Design and Application (数字逻辑设计及应用) 1.8 Application-Specific ICs[专用集成电路（ASIC）] 1.9 Printed-Circuit Boards(PCB, 印制电路板) 1.10 Digital Design Levels（数字设计层次）  Device Physics Level (器件物理层）  IC Manufacturing Process Level（IC 制造过程级）  Transistor Level (晶体管级）  Gates Structure Level (门电路结构级）  Logic Design Level （逻辑设计级）  Overall System Design（整体系统设计） Digital Logic Design and Application (数字逻辑设计及应用)

前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进 行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变 量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有 后，这一现象叫做竞争

一、卡诺图化简法直观方便，过程简单明了，但只适合于变量数<=4的函数。 二、Q-M(Quine-McCluskey) 法和卡诺图法的化简思路是一致的:两相邻最小项可以合并,消去一个变量. [1952，1956]

第九章数模与模数转换电路 9.1D/A转换器 一D/A转换器的基本原理 对于有权码,先将每位代码按其权的大小转换成相应的模拟量,然后将这些模拟量相加,即可得到与数字量成正比的总模拟量,从而实现了数字/模拟转换

状态化简(Reduction of State) 在根据文字描述的设计要求建立原始状态 图的过程中,由于状态设置的考虑与方法不 同,可能得到多种形式的原始状态图。但只要 过程正确,所得的各种形式原始状态图都是正 确的,但状态图中的状态数和结构可能存在较 大差别

前面介绍的各种门电路及由门电路组成的组合电路，其 共同特点是当前的输出完全取决于当前的输入，与过去的输 入无关，它们没有记忆功能。 在数字系统中：常需要有记忆功能。触发器就是一种具 有记忆功能的逻辑部件。触发器有两个稳定状态，分别表示 二进制数码的“0”和“1”