第五章触发器 这一章,介绍一种新的逻辑部件-触发器。触发器的“新”在于它具有“记忆″功能, 它是构成时序逻辑电路的基本单元。本章首先介绍基本RS触发器的组成原理、特点和逻辑 功能。然后引岀能够防止“空翻″现象的主从触发器和边沿触发器。同时,较详细地讨论 RS触发器、JK触发器、D触发器、T触发器、T'触发器的逻辑功能及其描述方法。最后, 通过一个实例帮你进一步体会触发器的“记忆”功能。 5.1基本触发器 基本RS触发器 1.用与非门组成的基本RS触发器 (1)电路结构。由两个与非门的输入输出端交叉耦合。它与组合电路的根本区别在于, 电路中有反馈线 & R S R 图51.1与非门组成的基本RS触发器(a)逻辑图(b)逻辑符号 它有二个输入端R、S,有两个输出端Q、Q。一般情况下,Q、Q是互补的。 定义:当Q=1,Q=0时,称为触发器的1状态 当Q=0,Q=1时,称为触发器的0状态。 (2)逻辑功能表 功能说明 不稳定状态 0 0 置1(置位) 1
第五章 触发器 这一章，介绍一种新的逻辑部件--触发器。触发器的“新”在于它具有“记忆”功能， 它是构成时序逻辑电路的基本单元。本章首先介绍基本 RS 触发器的组成原理、特点和逻辑 功能。然后引出能够防止“空翻”现象的主从触发器和边沿触发器。同时，较详细地讨论 RS 触发器、JK 触发器、D 触发器、T 触发器、T＇触发器的逻辑功能及其描述方法。最后， 通过一个实例帮你进一步体会触发器的“记忆”功能。 5.1 基本触发器 一． 基本 RS 触发器 1．用与非门组成的基本 RS 触发器 （1）电路结构。由两个与非门的输入输出端交叉耦合。它与组合电路的根本区别在于， 电路中有反馈线。 G & & G 1 2 (a) (b) R R S S Q Q Q Q 图 5.1.1 与非门组成的基本 RS 触发器 （a）逻辑图 （b）逻辑符号 它有二个输入端 R、S，有两个输出端 Q、Q 。一般情况下，Q、Q 是互补的。 定义：当 Q＝1， Q ＝0 时，称为触发器的 1 状态； 当 Q＝0， Q ＝1 时，称为触发器的 0 状态。 （2）逻辑功能表。 R S Q n Q n+1 功能说明 0 0 0 0 0 1 × × 不稳定状态 0 1 0 1 0 1 0 0 置 0（复位） 1 0 1 0 0 1 1 1 置 1（置位）
保持原状态 可见,触发器的新状态q”(也称次态)不仅与输入状态有关,也与触发器原来的状态 Q(也称现态或初态)有关。 触发器的特点: ①有两个互补的输出端,有两个稳态。 ②有复位(Q=0)、置位(Q=1)、保持原状态三种功能 ③R为复位输入端,S为置位输入端,该电路为低电平有效。 ④由于反馈线的存在,无论是复位还是置位,有效信号只须作用很短的一段时间。即 触即发 (3)波形分析。 例5.1.1用与非门组成的基本RS触发器如图51.1(a)所示,设初始状态为0,已 知输入R、S的波形图如图51.2,画出输出Q、Q的波形图 解:由表51.1可画出输出Q、Q的波形如图5.12所示。 图中虚线所示为考虑门电路的延迟时间的情况 Q 图5.12例5.1.1波形图 2.用或非门组成的基本RS触发器(自学) 综上所述,基本RS触发器具有复位(Q=0)、置位(Q=1)、保持原状态三种功能,R 为复位输入端,S为置位输入端,可以是低电平有效,也可以是高电平有效,取决于触发器 的结构。 二.同步Rs触发器 在实际应用中,触发器的工作状态不仅要由R、S端的信号来决定,而且还希望触发器 按一定的节拍翻转。为此,给触发器加一个时钟控制端CP,只有在CP端上出现时钟脉冲 时,触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步,所以 称为同步触发器。 1.同步RS触发器的电路结构 2.逻辑功能 当CP=0时,控制门G3、G关闭,都输出1。这时,不管R端和S端的信号如何变化, 触发器的状态保持不变。 当CP=1时,G3、G打开,R、S端的输入信号才能通过这两个门,使基本RS触发器 的状态翻转,其输出状态由R、S端的输入信号决定。见表5.1.3
1 1 1 1 0 1 0 1 保持原状态 可见，触发器的新状态 Q n+1（也称次态）不仅与输入状态有关，也与触发器原来的状态 Q n（也称现态或初态）有关。 触发器的特点： ① 有两个互补的输出端，有两个稳态。 ② 有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 ③ R 为复位输入端，S 为置位输入端，该电路为低电平有效。 ④ 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即 “一触即发”。 （3）波形分析。 例 5.1.1 用与非门组成的基本 RS 触发器如图 5.1.1（a）所示，设初始状态为 0，已 知输入 R、S 的波形图如图 5.1.2，画出输出 Q、Q 的波形图。 解：由表 5.1.1 可画出输出 Q、Q 的波形如图 5.1.2 所示。 图中虚线所示为考虑门电路的延迟时间的情况。 图 5.1.2 例 5.1.1 波形图 2．用或非门组成的基本 RS 触发器（自学） 综上所述，基本 RS 触发器具有复位（Q=0）、置位（Q=1）、保持原状态三种功能，R 为复位输入端，S 为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器 的结构。 二． 同步 RS 触发器 在实际应用中，触发器的工作状态不仅要由 R、S 端的信号来决定，而且还希望触发器 按一定的节拍翻转。为此，给触发器加一个时钟控制端 CP，只有在 CP 端上出现时钟脉冲 时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以 称为同步触发器。 1．同步 RS 触发器的电路结构 2．逻辑功能 当 CP＝0 时，控制门 G3、G4 关闭，都输出 1。这时，不管 R 端和 S 端的信号如何变化， 触发器的状态保持不变。 当 CP＝1 时，G3、G4 打开，R、S 端的输入信号才能通过这两个门，使基本 RS 触发器 的状态翻转，其输出状态由 R、S 端的输入信号决定。见表 5.1.3。 R S Q Q 2 tpd tpd
图5.1.5同步RS触发器(a)逻辑图(b)逻辑符号 表513同步RS触发器的功能表 S 功能说明 0 保持原状态 输出状态与S状态相同 输出状态与S状态相同 0 0 输出状态不稳定 由此可以看出,同步RS触发器的状态转换分别由R、S和CP控制,其中,R、S控制 状态转换的方向,即转换为何种次态;CP控制状态转换的时刻,即何时发生转换 3.触发器功能的几种表示方法 1)特性方程 触发器次态￠艹与输入状态R、S及现态之间关系的逻辑表达式称为触发器的特性 方程。根据表51.3可画出同步RS触发器g+1的卡诺图,如图516所示。由此可得同步 RS触发器的特性方程为 RS (约束条件) (2)状态转换图 状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时,对输入信号的 要求 R=0 R
& & CP Q Q 1R C1 1S G3 G4 CP (a) (b) & & G Q G1 Q 2 R S 图 5.1.5 同步 RS 触发器 （a）逻辑图 （b）逻辑符号 表 5.1.3 同步 RS 触发器的功能表 R S Q n Q n+1 功能说明 0 0 0 0 0 1 0 1 保持原状态 0 1 0 1 0 1 1 1 输出状态与 S 状态相同 1 0 1 0 0 1 0 0 输出状态与 S 状态相同 1 1 1 1 0 1 × × 输出状态不稳定 由此可以看出，同步 RS 触发器的状态转换分别由 R、S 和 CP 控制，其中，R、S 控制 状态转换的方向，即转换为何种次态；CP 控制状态转换的时刻，即何时发生转换。 3．触发器功能的几种表示方法 （1）特性方程。 触发器次态 Qn+1 与输入状态 R、S 及现态 Qn 之间关系的逻辑表达式称为触发器的特性 方程。根据表 5.1.3 可画出同步 RS 触发器 Q n+1 的卡诺图，如图 5.1.6 所示。由此可得同步 RS 触发器的特性方程为： n n Q = S + RQ +1 RS=0 （约束条件） （2）状态转换图 状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的 要求。 1 0 1 1 0 × 0 × R 0 1 00 01 11 10 0 1 R= S= 0 1 R= S= 1 0 R= S= × 0 R= S= 0 × n+1 Q Q n S
图51.6同步RS触发器Q1的卡诺图 图517同步RS触发器的状态转换臣 (3)驱动表 驱动表是用表格的方式表 表5.1.4同步RS触发器的驱动表 示触发器从一个状态变化到另 个状态或保持原状态不变时, 对输入信号的要求。表5.1.4所 0 示是根据表5.1.3画出的同步RS 触发器的驱动表。驱动表对时序 0 逻辑电路的设计是很有用的。 (4)波形图 触发器的功能也可以用输入输出波形图直观地表示出来,图5.1.8所示为同步RS触发 器的波形图 Q 51.8同步RS触发器的波形图 4.同步触发器存在的问题一一空翻 在一个时钟周期的整个高电平期间或整个C 低电平期间都能接收输入信号并改变状态的触 发方式称为电平触发。由此引起的在一个时钟 脉冲周期中,触发器发生多次翻转的现象叫做 空翻。空翻是一种有害的现象,它使得时序电Q 路不能按时钟节拍工作,造成系统的误动作 有效翻转空翻 造成空翻现象的原因是同步触发器结构的 图5.1.9同步RS触发器的空翻波形 不完善,下面将讨论的几种无空翻的触发器 都是从结构上采取措施,从而克服了空翻现象。 5.2主从触发器 主从触发器由两级触发器构成,其中一级直接接收输入信号,称为主触发器,另一级接 收主触发器的输出信号,称为从触发器。两级触发器的时钟信号互补,从而有效地克服了空 翻 主从RS触发器 1.电路结构
图 5.1.6 同步 RS 触发器 Q n+1 的卡诺图 图 5.1.7 同步 RS 触发器的状态转换图 （3）驱动表 驱动表是用表格的方式表 示触发器从一个状态变化到另 一个状态或保持原状态不变时， 对输入信号的要求。表 5.1.4 所 示是根据表5.1.3画出的同步RS 触发器的驱动表。驱动表对时序 逻辑电路的设计是很有用的。 （4）波形图 触发器的功能也可以用输入输出波形图直观地表示出来，图 5.1.8 所示为同步 RS 触发 器的波形图。 CP R Q Q S 图 5.1.8 同步 RS 触发器的波形图 4．同步触发器存在的问题——空翻 在一个时钟周期的整个高电平期间或整个 低电平期间都能接收输入信号并改变状态的触 发方式称为电平触发。由此引起的在一个时钟 脉冲周期中，触发器发生多次翻转的现象叫做 空翻。空翻是一种有害的现象，它使得时序电 路不能按时钟节拍工作，造成系统的误动作。 造成空翻现象的原因是同步触发器结构的 不完善，下面将讨论的几种无空翻的触发器， 都是从结构上采取措施，从而克服了空翻现象。 5.2 主从触发器 主从触发器由两级触发器构成，其中一级直接接收输入信号，称为主触发器，另一级接 收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补，从而有效地克服了空 翻。 一．主从 RS 触发器 1．电路结构 表 5.1.4 同步 RS 触发器的驱动表 Q n → Q n+1 R S 0 0 0 1 1 0 1 1 × 0 0 1 1 0 0 × CP S R Q 有效翻转 空翻 图5.1.9 同步RS触发器的空翻波形
从触发 触 图52.1主从RS触发器(a)逻辑图(b)逻辑符号 2.工作原理 主从触发器的触发翻转分为两个节拍: (1)当CP=1时,CP′=0,从触发器被封锁,保持原状态不变。这时,G、G3打开, 主触发器工作,接收R和S端的输入信号。 (2)当CP由1跃变到0时,即CP=0、CP′=1。主触发器被封锁,输入信号R、S不 再影响主触发器的状态。而这时,由于CP′=1,G3、G4打开,从触发器接收主触发器输出 端的状态。 由上分析可知,主从触发器的翻转是在CP由1变0时刻(CP下降沿)发生的,CP 旦变为0后,主触发器被封锁,其状态不再受R、S影响,故主从触发器对输入信号的敏感 时间大大缩短,只在CP由1变0的时刻触发翻转,因此不会有空翻现象。 主从JK触发器 RS触发器的特性方程中有一约束条件SR=0,即在工作时,不允许输入信号R、S同时 为1。这一约束条件使得RS触发器在使用时,有时感觉不方便。如何解决这一问题呢?我 们注意到,触发器的两个输出端Q、⑨在正常工作时是互补的,即一个为1,另一个一定为 0。因此,如果把这两个信号通过两根反馈线分别引到输入端的G、G门,就一定有一个门 被封锁,这时,就不怕输入信号同时为1了。这就是主从JK触发器的构成思路
& & Q Q 1R C1 1S G3 G4 CP (b) G8 G CP 7 & G & G5 & 6 & 1 主 G9 触 发 器 从 触 发 器 ' ' ┌ ┌ (a) G & & G 1 2 Q Q Q Q R S 图 5.2.1 主从 RS 触发器 （a）逻辑图 （b）逻辑符号 2．工作原理 主从触发器的触发翻转分为两个节拍： (1)当 CP＝1 时，CP’＝0，从触发器被封锁，保持原状态不变。这时，G7、G8 打开， 主触发器工作，接收 R 和 S 端的输入信号。 （2）当 CP 由 1 跃变到 0 时，即 CP=0、CP’＝1。主触发器被封锁，输入信号 R、S 不 再影响主触发器的状态。而这时，由于 CP’＝1，G3、G4 打开，从触发器接收主触发器输出 端的状态。 由上分析可知，主从触发器的翻转是在 CP 由 1 变 0 时刻（CP 下降沿）发生的，CP 一 旦变为 0 后，主触发器被封锁，其状态不再受 R、S 影响，故主从触发器对输入信号的敏感 时间大大缩短，只在 CP 由 1 变 0 的时刻触发翻转，因此不会有空翻现象。 二．主从 JK 触发器 1．电路结构 RS 触发器的特性方程中有一约束条件 SR=0，即在工作时，不允许输入信号 R、S 同时 为 1。这一约束条件使得 RS 触发器在使用时，有时感觉不方便。如何解决这一问题呢？我 们注意到，触发器的两个输出端 Q、Q 在正常工作时是互补的，即一个为 1，另一个一定为 0。因此，如果把这两个信号通过两根反馈线分别引到输入端的 G7、G8 门，就一定有一个门 被封锁，这时，就不怕输入信号同时为 1 了。这就是主从 JK 触发器的构成思路
&|G 发 主G5 IK 图522主从JK触发器(a)逻辑图(b)逻辑符号 在主从RS触发器的基础上增加两根反馈线,一根从Q端引到Gn门的输入端,一根从Q 端引到Gs门的输入端,并把原来的S端改为J端,把原来的R端改为K端。 2.逻辑功能 JK触发器的逻辑功能与RS触发器的逻辑功能基本相同,不同之处是JK触发器没有约 束条件,在JK=1时,每输入一个时钟脉冲后,触发器向相反的状态翻转一次。表5.2.1 为JK触发器的功能表。 根据表52.1可画出JK触发器Q+的卡诺图,如图52.3所示。由此可得JK触发器的 特性方程为: a=JQ 表521同步JK触发器的功能表 0 呆持原状态 输出状态与J状态相同 0 0 输出状态与J状态相同 0 每输入一个脉冲 0 输出状态改变一次
CP G4 G Q 1K 1J Q (b) 3 C1 & G & G1 & 2 & 7 & G & 5 & 6 CP 8 G & G G 1 G9 ' ' ┌ ┌ (a) 触 从 器 发 主 触 发 器 Q Q Q Q K J 图 5.2.2 主从 JK 触发器 （a）逻辑图 （b）逻辑符号 在主从 RS 触发器的基础上增加两根反馈线，一根从 Q 端引到 G7 门的输入端，一根从 Q 端引到 G8 门的输入端，并把原来的 S 端改为 J 端，把原来的 R 端改为 K 端。 2．逻辑功能 JK 触发器的逻辑功能与 RS 触发器的逻辑功能基本相同，不同之处是 JK 触发器没有约 束条件，在 J=K=1 时，每输入一个时钟脉冲后，触发器向相反的状态翻转一次。表 5.2.1 为 JK 触发器的功能表。 根据表 5.2.1 可画出 JK 触发器 Qn+1 的卡诺图，如图 5.2.3 所示。由此可得 JK 触发器的 特性方程为： n n n Q = JQ + KQ +1 表 5.2.1 同步 JK 触发器的功能表 J K Q n Q n+1 功能说明 0 0 0 0 0 1 0 1 保持原状态 0 1 0 1 0 1 0 0 输出状态与 J 状态相同 1 0 1 0 0 1 1 1 输出状态与 J 状态相同 1 1 1 1 0 1 1 0 每输入一个脉冲 输出状态改变一次
JK触发器的状态转换图如图5.2.4所示 图523JK触发器Q叶的卡诺图图524JK触发器的状态转换图 根据表52.1可得JK触发器 表5.2.2JK触发器的驱动表 的驱动表如表522所示 K 例5.2.1设主从JK触发器 的初始状态为0,已知输入JK 0 的波形图如图52.5,画出输出Q 的波形图。 0 解:如图52.5所示 K 图52.5例522波形图 在画主从触发器的波形图时,应注意以下两点 (1)触发器的触发翻转发生在时钟脉冲的触发沿(这里是下降沿)。 (2)在CP=1期间,如果输入信号的状态没有改变,判断触发器次态的依据是时钟脉 冲下降沿前一瞬间输入端的状态 3.主从T触发器和T触发器 如果将JK触发器的J和K相连作为T输入端就构成了T触发器,T触发器特性方程: Q 图526用JK触发器构成的T触发器a)逻辑图(b)逻辑符号 表523T触发器的功能表
JK 触发器的状态转换图如图 5.2.4 所示。 图 5.2.3 JK 触发器 Q n+1 的卡诺图 图 5.2.4 JK 触发器的状态转换图 根据表 5.2.1 可得 JK 触发器 的驱动表如表 5.2.2 所示。 例 5.2.1 设主从JK 触发器 的初始状态为 0，已知输入 J、K 的波形图如图 5.2.5，画出输出 Q 的波形图。 解：如图 5.2.5 所示。 图 5.2.5 例 5.2.2 波形图 在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。 （2）在 CP=1 期间，如果输入信号的状态没有改变，判断触发器次态的依据是时钟脉 冲下降沿前一瞬间输入端的状态。 3．主从 T 触发器和 T’触发器 如果将 JK 触发器的 J 和 K 相连作为 T 输入端就构成了 T 触发器，T 触发器特性方程： n n n Q = TQ +TQ +1 图 5.2.6 用 JK 触发器构成的 T 触发器 （a）逻辑图 （b）逻辑符号 表 5.2.3 T 触发器的功能表 T Q n Q n+1 功能说明 表 5.2.2 JK 触发器的驱动表 Q n → Q n+1 J K 0 0 0 1 1 0 1 1 0 × 1 × × 1 × 0 J J= Q Q K= 0 10 0 K 1 1 n 0 0 11 1 1 1 00 01 0 n+1 1 0 0 × K= 1 × J= J= K= × J= K=0 × 1 CP J K Q 1 2 3 4 5 6 1J Q CP C1 ┌ Q ┌ 1K T Q ┌ ┌ Q C1 1T (a) (b)
呆持原状态 0 每输入一个脉冲 0 输出状态改变一次 T触发器的状态转换图如图527所示。驱动表如表524所示 表5.2.4T触发器的驱动表 T 0011 图52.7T触发器的状态转换图 当T触发器的输入控制端为=1时,则触发器每输入一个时钟脉冲CP,状态便翻转 次,这种状态的触发器称为T触发器。T触发器的特性方程为: Q=Q 4.主从JK触发器存在的问题 次变化现象 例5.2.2主从JK触发器如图522(a)所示,设初始状态为0,已知输入J、K的波 形图如图52.8,画出输出Q的波形图 解:如图52.8所示。 由此看出,主从JK触发器在CP=1期间,CP 主触发器只变化(翻转)一次,这种现象称为- 次变化现象。一次变化现象也是一种有害的现 象,如果在CP=1期间,输入端出现干扰信号 就可能造成触发器的误动作。为了避免发生一次Q 变化现象,在使用主从K触发器时,要保证在图5.2.8主从压触发器的一次变化波形 CP=1期间,JK保持状态不变 要解决一次变化问题,仍应从电路结构上入手,让触发器只接收CP触发沿到来前一瞬 间的输入信号。这种触发器称为边沿触发器 5.3边沿触发器 边沿触发器不仅将触发器的触发翻转控制在CP触发沿到来的一瞬间,而且将接收输入 信号的时间也控制在CP触发沿到来的前一瞬间。因此,边沿触发器既没有空翻现象,也没 有一次变化问题,从而大大提高了触发器工作的可靠性和抗干扰能力。 维持一阻塞边沿D触发器
0 0 0 1 0 1 保持原状态 1 1 0 1 1 0 每输入一个脉冲 输出状态改变一次 T 触发器的状态转换图如图 5.2.7 所示。驱动表如表 5.2.4 所示。 图 5.2.7 T触发器的状态转换图 当 T 触发器的输入控制端为 T=1 时，则触发器每输入一个时钟脉冲 CP，状态便翻转一 次，这种状态的触发器称为 T’触发器。T’触发器的特性方程为： Qn+1＝ n Q 4．主从 JK 触发器存在的问题——一次变化现象 例 5.2.2 主从 JK 触发器如图 5.2.2（a）所示，设初始状态为 0，已知输入 J、K 的波 形图如图 5.2.8，画出输出 Q 的波形图。 解： 如图 5.2.8 所示。 由此看出，主从 JK 触发器在 CP=1 期间， 主触发器只变化（翻转）一次，这种现象称为一 次变化现象。一次变化现象也是一种有害的现 象，如果在 CP=1 期间，输入端出现干扰信号， 就可能造成触发器的误动作。为了避免发生一次 变化现象，在使用主从 JK 触发器时，要保证在 CP=1 期间，J、K 保持状态不变。 要解决一次变化问题，仍应从电路结构上入手，让触发器只接收 CP 触发沿到来前一瞬 间的输入信号。这种触发器称为边沿触发器。 5.3 边沿触发器 边沿触发器不仅将触发器的触发翻转控制在 CP 触发沿到来的一瞬间，而且将接收输入 信号的时间也控制在 CP 触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没 有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。 一．维持—阻塞边沿 D 触发器 表 5.2.4 T 触发器的驱动表 Q n → Q n+1 T 0 0 0 1 1 0 1 1 0 1 1 0 T=0 0 1 T=0 T=1 T=1 CP J K Q =0 图5.2.8 主从JK触发器的一次变化波形
1.D触发器的逻辑功能 D触发器只有一个触发输入端D,因此,逻辑关系非常简单,如表5.3.1所示。 D触发器的特性方程为:g"=D D触发器的状态转换图如图5.3.2所示。驱动表如表5.3.2所示。 表531D触发器的功能表 功能说明 输出状态与D状态相同 表5.3.2D触发器的驱动表 Q"→Qm 图532D触发器的状态转换图 2.维持一阻塞边沿D触发器的结构及工作原理 在图51.5(a)所示的同步RsS触发器的基础上,再加两个门Gs、G6,将输入信号D变 成互补的两个信号分别送给R、S端,即R=D,S=D,如图53.3(a)所示,就构成了同步D 触发器。很容易验证,该电路满足D触发器的逻辑功能,但有同步触发器的空翻现象。 为了克服空翻,并具有边沿触发器的特性,在图(a)电路的基础上引入三根反馈线L1、 La、La,如图5.3.3(b)所示,其工作原理从以下两种情况分析。 Q G,& 图53.3D触发器的逻辑图(a)同步D触发器(b)维持一阻塞边沿D触发器 (1)输入D=1
1．D 触发器的逻辑功能 D 触发器只有一个触发输入端 D，因此，逻辑关系非常简单，如表 5.3.1 所示。 D 触发器的特性方程为：Q n+1 =D D 触发器的状态转换图如图 5.3.2 所示。驱动表如表 5.3.2 所示。 表 5.3.1 D 触发器的功能表 D Q n Q n+1 功能说明 0 0 1 1 0 1 0 1 0 0 1 1 输出状态与 D 状态相同 图 5.3.2 D 触发器的状态转换图 2．维持—阻塞边沿 D 触发器的结构及工作原理 在图 5.1.5（a）所示的同步 RS 触发器的基础上，再加两个门 G5、G6，将输入信号 D 变 成互补的两个信号分别送给 R、S 端，即 R=D ，S=D，如图 5.3.3 (a)所示，就构成了同步 D 触发器。很容易验证，该电路满足 D 触发器的逻辑功能，但有同步触发器的空翻现象。 为了克服空翻，并具有边沿触发器的特性，在图（a）电路的基础上引入三根反馈线 L1、 L2、L3，如图 5.3.3(b)所示，其工作原理从以下两种情况分析。 G & & G 1 2 & & CP (a) (b) & & G5 G6 G3 G4 CP & & & & G5 G6 G3 G4 L1 L2 L3 3 4 5 6 Q Q D R S G & & G Q Q 1 2 D Q Q Q Q 图 5.3.3 D 触发器的逻辑图 （a）同步 D 触发器 （b）维持—阻塞边沿 D 触发器 （1）输入 D=1。 表 5.3.2 D 触发器的驱动表 Q n → Q n+1 D 0 0 0 1 1 0 1 1 0 1 0 1 D=0 0 1 D=0 D=1 D=1
在CP=0时,G3、G4被封锁,Q=1、Q4=1,Gn、G2组成的基本RS触发器保持原状 态不变。因D=1,Gs输入全1,输出Q5=0,它使Q3=1,Q6=1。当CP由0变1时,Gi4输入 全1,输出Q4变为0。继而,Q翻转为1,Q翻转为0,完成了使触发器翻转为1状态的全 过程。同时,一旦②4变为0,通过反馈线L封锁了G6门,这时如果D信号由1变为0,只 会影响G3的输出,不会影响G6的输出,维持了触发器的1状态。因此,称L1线为置1维 持线。同理,Q4变0后,通过反馈线L2也封锁了G3门,从而阻塞了置0通路,故称L2线 为置0阻塞线。 (2)输入D=0 在CP=0时,G、G4被封锁,Q3=1、Q4=1,G1、G2组成的基本RS触发器保持原状 态不变。因D=0,Q3=1,Gi6输入全1,输出Q6=0。当CP由0变1时,Gi3输入全1,输出 变为0。继而,Q翻转为1,Q翻转为0,完成了使触发器翻转为0状态的全过程。同时 旦Q3变为0,通过反馈线L3封锁了Gs门,这时无论D信号再怎么变化,也不会影响Gs 的输出,从而维持了触发器的0状态。因此,称L3线为置0维持线。 可见,维持一阻塞触发器是利用了维持线和阻塞线,将触发器的触发翻转控制在CP 上跳沿到来的一瞬间,并接收CP上跳沿到来前一瞬间的D信号。维持一阻塞触发器因此而 得名 例5.3.1维持一阻塞D触发器如图533(b)所示,设初始状态为0,已知输入D的 波形图如图534所示,画出输出Q的波形图。 解:由于是边沿触发器,在波形图时,应注意以下两点: (1)触发器的触发翻转发生在时钟脉冲的触发沿(这里是上升沿) (2)判断触发器次态的依据是时钟脉冲触发沿前一瞬间(这里是上升沿前一瞬间)输 入端的状态 根据D触发器的功能表或特性方程或状态转换图可画出输出端Q的波形图如图5.3.4 所示。 CDQ 图534例5.3.1波形图 3.触发器的直接置0和置1端 直接置0端RD 直接置1端SDa 该电路Rb和S端都为低电平有效。Rp和SD信号不受时钟信号CP的制约,具有最高 的优先级 Rυ和S的作用主要是用来给触发器设置初始状态,或对触发器的状态进行特殊的控制 在使用时要注意,任何时刻,只能一个信号有效,不能同时有效
在 CP=0 时，G3、G4 被封锁，Q3＝1、Q4＝1，G1、G2 组成的基本 RS 触发器保持原状 态不变。因 D=1，G5 输入全 1，输出 Q5=0，它使 Q3=1，Q6=1。当 CP 由 0 变 1 时，G4 输入 全 1，输出 Q4 变为 0。继而，Q 翻转为 1，Q 翻转为 0，完成了使触发器翻转为 1 状态的全 过程。同时，一旦 Q4 变为 0，通过反馈线 L1 封锁了 G6 门，这时如果 D 信号由 1 变为 0，只 会影响 G5 的输出，不会影响 G6 的输出，维持了触发器的 1 状态。因此，称 L1 线为置 1 维 持线。同理，Q4 变 0 后，通过反馈线 L2 也封锁了 G3 门，从而阻塞了置 0 通路，故称 L2线 为置 0 阻塞线。 （2）输入 D=0。 在 CP=0 时，G3、G4 被封锁，Q3＝1、Q4＝1，G1、G2 组成的基本 RS 触发器保持原状 态不变。因 D=0，Q5=1，G6 输入全 1，输出 Q6=0。当 CP 由 0 变 1 时，G3 输入全 1，输出 Q3 变为 0。继而， Q 翻转为 1，Q 翻转为 0，完成了使触发器翻转为 0 状态的全过程。同时， 一旦 Q3 变为 0，通过反馈线 L3 封锁了 G5 门，这时无论 D 信号再怎么变化，也不会影响 G5 的输出，从而维持了触发器的 0 状态。因此，称 L3 线为置 0 维持线。 可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在 CP 上跳沿到来的一瞬间，并接收 CP 上跳沿到来前一瞬间的 D 信号。维持—阻塞触发器因此而 得名。 例 5.3.1 维持—阻塞 D 触发器如图 5.3.3（b）所示，设初始状态为 0，已知输入 D 的 波形图如图 5.3.4 所示，画出输出 Q 的波形图。 解：由于是边沿触发器，在波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。 （2）判断触发器次态的依据是时钟脉冲触发沿前一瞬间（这里是上升沿前一瞬间）输 入端的状态。 根据 D 触发器的功能表或特性方程或状态转换图可画出输出端 Q 的波形图如图 5.3.4 所示。 CP D Q 1 2 3 4 5 图 5.3.4 例 5.3.1 波形图 3．触发器的直接置 0 和置 1 端 直接置 0 端 RD。 直接置 1 端 SD。 该电路 RD 和 SD 端都为低电平有效。RD 和 SD 信号不受时钟信号 CP 的制约，具有最高 的优先级。 RD 和 SD 的作用主要是用来给触发器设置初始状态，或对触发器的状态进行特殊的控制。 在使用时要注意，任何时刻，只能一个信号有效，不能同时有效
