第四章组合逻辑模块及其应用 上一章介绍了组合逻辑电路的分析与设计方法。随着微电子技术的发展,现在许多常用 的组合逻辑电路都有现成的集成模块,不需要我们用门电路设计。本章将介绍编码器、译码 器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件,重点分析这些器件的逻辑 功能、实现原理及应用方法。 4.1编码器 编码器的基本概念及工作原理 编码——将字母、数字、符号等信息编成一组二进制代码 例:键控8421BCD码编码器 左端的十个按键So~S代表输入的十个十进制数符号0~9,输入为低电平有效,即某 按键按下,对应的输入信号为0。输出对应的8421码,为4位码,所以有4个输出端A、B、C、 D cc 图4L.1键控8421BCD码编码器 由真值表写出各输出的逻辑表达式为 SRS
第四章 组合逻辑模块及其应用 上一章介绍了组合逻辑电路的分析与设计方法。随着微电子技术的发展，现在许多常用 的组合逻辑电路都有现成的集成模块，不需要我们用门电路设计。本章将介绍编码器、译码 器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑 功能、实现原理及应用方法。 4.1 编码器 一． 编码器的基本概念及工作原理 编码——将字母、数字、符号等信息编成一组二进制代码。 例：键控8421BCD码编码器。 左端的十个按键S0～S9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一 按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A、B、C、 D。 S S S S S S S S S S 0 1 2 3 4 5 6 7 8 9 A B C D G S & & & & & ≥1 VCC 1kΩ×10 图4.1.1 键控8421BCD码编码器 由真值表写出各输出的逻辑表达式为： A = S8 + S9 = S8 S9
B=S+S+S+S,=SSSSS, C=S, +s,+s+S,=Ss,Ss D=S,+S,+Ss+S,+S,=SSSsS,so 表4.11键控8421BCD码编码器真值表 S11111 0000 B00 011 01 101 00000 0 10001 01 11 111 100 画出逻辑图,如图4.1.1所示 其中GS为控制使能标志,当按下So~S任意一个键时,GS=1,表示有信号输入;当So~ S9均没按下时,GS=0,表示没有信号输入,此时的输出代码0000为无效代码 进制编码器 用n位二进制代码对2个信号进行编码的电路称为二进制编码器。 3位二进制编码器有8个输入端3个输出端,所以常称为8线一3线编码器,其功能真值表 见表41.2,输入为高电平有效 表412编码器真值表 lo 11 12 13 14 Is 16 17 A2 A1 Ao 0100 0 0 0 0000000 0000 0 01 000 0 00010000 00001000 00000010 10 0
B = S4 + S5 + S6 + S7 = S4 S5 S6 S7 C = S2 + S3 + S6 + S7 = S2 S3 S6 S7 D = S1 + S3 + S5 + S7 + S9 = S1S3 S5 S7 S9 表4.1.1 键控8421BCD码编码器真值表 输 入 输 出 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 画出逻辑图，如图4.1.1所示。 其中GS为控制使能标志，当按下S0～S9任意一个键时，GS=1，表示有信号输入；当S0～ S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。 二． 二进制编码器 用n位二进制代码对2 n个信号进行编码的电路称为二进制编码器。 3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表 见表4.1.2，输入为高电平有效。 表4.1.2 编码器真值表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
由真值表写出各输出的逻辑表达式为 A2=ll561 A1=l2l3l61 A=1131S17 用门电路实现逻辑电路 品 I6 Is I4 I3 I2 I1 Io 图41.23位二进制编码器 三.优先编码器 优先编码器——允许同时输入两个以上的编码信号,编码器给所有的输入信号规定了 优先顺序,当多个输入信号同时出现时,只对其中优先级最高的—一个进行编码。 74148是一种常用的8线-3线优先编码器。其功能如表4.1.3所示,其中l~l1为编码输入 端,低电平有效。A~A2为编码输出端,也为低电平有效,即反码输出。其他功能: (1)E为使能输入端,低电平有效。 (2)优先顺序为→10,即l的优先级最高,然后是6、l5、…、b。 (3)GS为编码器的工作标志,低电平有效。 (4)EO为使能输出端,高电平有效 表4.1374148优先编码器真值表 1 I2 13 14 Is 16 17 A2 A A o GS EO ×X×XxXx 0×××××××0 00001 X××x0 0 0110 001 XXX 0 001 0×0 111 l1111l 1001
由真值表写出各输出的逻辑表达式为： 2 4 5 6 7 A = I I I I 1 2 3 6 7 A = I I I I 0 1 3 5 7 A = I I I I 用门电路实现逻辑电路。 A & 1 & & A 2 A 0 1 I 3 I 1 I I 1 1 7 1 I 4 1 I 1 6 I 2 0 I 5 1 1 图4.1.2 3位二进制编码器 三． 优先编码器 优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了 优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。 74148是一种常用的8线-3线优先编码器。其功能如表4.1.3 所示，其中I0～I7为编码输入 端，低电平有效。A0～A2为编码输出端，也为低电平有效，即反码输出。其他功能： （1）EI为使能输入端，低电平有效。 （2）优先顺序为I7→I0，即I7的优先级最高，然后是I6、I5、…、I0。 （3）GS为编码器的工作标志，低电平有效。 （4）EO为使能输出端，高电平有效。 表4.1.3 74148优先编码器真值表 输 入 输 出 EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 × × × × × × × × 0 1 1 1 1 1 1 1 1 0 × × × × × × × 0 0 × × × × × × 0 1 0 × × × × × 0 1 1 0 × × × × 0 1 1 1 0 × × × 0 1 1 1 1 0 × × 0 1 1 1 1 1 0 × 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1
其逻辑图如图所示 L& 11213 4 l5 I6 17 图41374148优先编码器的逻辑图 四.编码器的应用 1.编码器的扩展 集成编码器的输入输出端的数目都是一定的,利用编码器的输入使能端EⅠ、输岀使能端 EO和优先编码工作标志GS,可以扩展编码器的输入输出端 图414所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器 74148(2) 74148(1) 176I5I4327110 X5x4x13x12与110xk gks xx % x k 图414串行扩展实现的16线—4线优先编码器 它共有16个编码输入端,用X0~X15表示;有4个编码输出端,用Yo~Y3表示。片1为低位 片,其输入端lo~b作为总输入端Ⅺo~X;片2为高位片,其输入端l~l作为总输入端Xs X15。两片的输出端Ao、A1、A2分别相与,作为总输出端Y0、Y1、Y2,片2的GS端作为总输出 端3。片l的输出使能端EO作为电路总的输出使能端;片2的输入使能端E/作为电路总的输 入使能端,在本电路中接0,处于允许编码状态。片2的输出使能端EO接片的输入使能端E′, 控制片1工作。两片的工作标志GS相与,作为总的工作标志GS端 电路的工作原理为:当片2的输入端没有信号输入,即X8~X15全为1时,GS2=1(即Y3=1)
其逻辑图如图所示。 7 I I EI 1 I 2 I 3 4 5 I 6 I I A0 1 A 2 A EO G S 0 I 1 1 1 1 1 1 1 1 1 1 1 1 ≥1 ≥1 ≥1 ≥1 & & & & （a） 图4.1.3 74148优先编码器的逻辑图 四． 编码器的应用 1．编码器的扩展 集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI、输出使能端 EO和优先编码工作标志GS，可以扩展编码器的输入输出端。 图4.1.4所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 I A2 A1 A G S 0 EI 74148(2) EO I 1 0 I 2 I I 3 I 4 I 6 5 I 7 I A2 1 A 0 G S A EI 74148(1) EO 1 X 2 X X6 5 0X 7 X X 3 X X 4 X 1 5 1 4 9 X 1 3 8 X X 1 0 X X 1 2 1 1 X X G S Y0 Y Y3 Y2 1 EO EI 0 & & & & 图4.1.4 串行扩展实现的16线—4线优先编码器 它共有16个编码输入端，用X0～X15表示；有4个编码输出端，用Y0～Y3表示。片1为低位 片，其输入端I0～I7作为总输入端X0～X7；片2为高位片，其输入端I0～I7作为总输入端X8～ X15。两片的输出端A0、A1、A2分别相与，作为总输出端Y0、Y1、Y2，片2的GS端作为总输出 端Y3。片1的输出使能端EO作为电路总的输出使能端；片2的输入使能端EI作为电路总的输 入使能端，在本电路中接0，处于允许编码状态。片2的输出使能端EO接片的输入使能端EI， 控制片1工作。两片的工作标志GS相与，作为总的工作标志GS端。 电路的工作原理为：当片2的输入端没有信号输入，即X8～X15全为1时，GS2=1（即Y3=1）
EO2=0(即Eh1=0),片1处于允许编码状态。设此时X=0,则片1的输出为A2414=010,由于 片2输出A2A1A0=111,所以总输出Y32Y1YG=1010。 当片2有信号输入,EO2=1(即E1=1),片1处于禁止编码状态。设此时X12=0(即片2的 4=0),则片2的输出为A2A1A0=011,且GS=0。由于片1输出A2A1A0=111,所以总输出 Y3Y2Y1Y0=001l 2.组成8421BCD编码器 图41.5所示是用74148和门电路组成的8421BCD编码器,输入仍为低电平有效,输出为 8421DCD码。工作原理为 当l、l无输入(即l、均为高平)时,与非门G4的输出Y3=0,同时使74148的E/=0,允 许74148工作,74148对输入l~l1进行编码。如l5=0,则A2AA=010,经门G1、G2、G3处理后 Y2YYa=101,所以总输出YY2HY=0101。这正好是5的842BCD码。 当l或l有输入(低电平)时,与非门G4的输出Y3=1,同时使74148的E/=1,禁止74148 工作,使A2A1Ao=11如果此时l=0,总输出Y3Y2Y1Y=1001。如果k=0,总输出YY2Y1Y=1000。 正好是9和8的842BCD码。 74148 EO &1l61514l3121 lg 8 7165 I4 I3 12I1Io 图41.574148组成8421BCD编码器 4.2译码器 译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号。 假设译码器有n个输入信号和N个输出信号,如果№=2″,就称为全译码器,常见的全译 码器有2线一4线译码器、3线一8线译码器、4线一16线译码器等。如果N<2″,称为部分译 器,如二一十进制译码器(也称作4线一10线译码器)等。 下面以2线一4线译码器为例说明译码器的工作原理和电路结构。 2线—4线译码器的功能如表42.1所示 表4212线-4线译码器功能表 A B
EO2=0（即EI1=0），片1处于允许编码状态。设此时X5=0，则片1的输出为A2A1A0=010，由于 片2输出A2A1A0=111，所以总输出Y3Y2Y1Y0=1010。 当片2有信号输入，EO2=1（即EI1=1），片1处于禁止编码状态。设此时X12=0（即片2的 I4=0），则片2的输出为A2A1A0=011，且GS2=0。由于片1输出A2A1A0=111，所以总输出 Y3Y2Y1Y0=0011。 2．组成8421BCD 编码器 图4.1.5所示是用74148和门电路组成的8421BCD编码器，输入仍为低电平有效，输出为 8421DCD码。工作原理为： 当I9、I8无输入（即I9、I8均为高平）时，与非门G4的输出Y3=0，同时使74148的EI=0，允 许74148工作，74148对输入I0～I7进行编码。如I5=0，则A2A1A0=010，经门G1、G2、G3处理后， Y2Y1Y0=101，所以总输出Y3Y2Y1Y0=0101。这正好是5的842lBCD码。 当I9或I8有输入（低电平）时，与非门G4的输出Y3=1，同时使74148的EI=1，禁止74148 工作，使A2A1A0=111。如果此时I9=0，总输出Y3Y2Y1Y0=1001。如果I8=0，总输出Y3Y2Y1Y0=1000。 正好是9和8的842lBCD码。 7 2 I 0 I 1 A 6 I 5 I 4 I I 3 I 0 I 74148 A EI EO GS 2 1 A I I 7 5 4 I 6 2 1 I I I 3 0 I I 1 1 I 9 8 I Y0 Y Y2 1 Y3 & & G G G G 1 2 3 4 图4.1.5 74148组成8421BCD编码器 4.2 译码器 一． 译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号。 假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译 码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N＜2 n ，称为部分译 码器，如二一十进制译码器（也称作4线—10线译码器）等。 下面以2线—4线译码器为例说明译码器的工作原理和电路结构。 2线—4线译码器的功能如表4.2.1 所示。 表4.2.1 2线—4线译码器功能表 输 入 输 出 EI A B Y0 Y1 Y2 Y3
0 0 0 0 由表42.1可写出各输出函数表达式 Yo=El Y= ElAB Y2=ELAB Y,=ElAB 用门电路实现2线—4线译码器的逻辑电路如图42.1所示 图4212线一4线译码器逻辑图 集成译码器 1.二进制译码器74138 74138是一种典型的二进制译码器,其逻辑图和引脚图如图4.22所示。它有3个输入端 A2、A1、Ao,8个输出端》~Y7,所以常称为3线—8线译码器,属于全译码器。输出为低电平 有效,G1、GA和G2B为使能输入端
1 × × 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 由表4.2.1可写出各输出函数表达式： Y0 = EIAB Y1 = EI AB Y2 = EIAB Y3 = EIAB 用门电路实现2线—4线译码器的逻辑电路如图4.2.1所示。 1 1 1 A B EI & & & & Y0 Y1 Y2 Y3 图4.2.1 2线—4线译码器逻辑图 二． 集成译码器 1.二进制译码器74138 74138是一种典型的二进制译码器，其逻辑图和引脚图如图4.2.2所示。它有3个输入端 A2、A1、A0，8个输出端Y0~Y7，所以常称为3线—8线译码器，属于全译码器。输出为低电平 有效，G1、G2A和G2B为使能输入端
Yo Y Y2 Y3 38集成译码器逻辑图 表4223线一8线译码器74138功能表 000 010 0 0 2.8421BCD译码器7442(自学) 三.译码器的应用 1.译码器的扩展 利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4 线16线译码器 其工作原理为:当E=1时,两个译码器都禁止工作,输出全1:当E=0时,译码器工作。 这时,如果A3=0,高位片禁止,低位片工作,输出Y~Y由输入二进制代码A2440决定:如 果A3=1,低位片禁止,高位片工作,输出Y8~Y1s由输入二进制代码AAAo决定。从而实现了 4线一16线译码器功能
& & & & Y4 Y5 Y6 Y 3 7 & 2 & & Y 0 & Y1 Y Y A0 G1 G2 A G2 B A1 A2 & 1 1 1 1 1 1 1 （a） 图4.2.2 74138集成译码器逻辑图 表4.2.2 3线—8线译码器74138功能表 输 入 输 出 G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 × 1 × × × 1 0 × × 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 × × × × × × × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 2.8421BCD译码器7442（自学） 三． 译码器的应用 1．译码器的扩展 利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4 线—16线译码器。 其工作原理为：当E＝1时，两个译码器都禁止工作，输出全1；当E＝0时，译码器工作。 这时，如果A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2AlA0决定；如 果A3=1，低位片禁止，高位片工作，输出Y8～Y15由输入二进制代码A2AlA0决定。从而实现了 4线—16线译码器功能
Ys Y14 Y11 Yio Y. obbo 74138(2) 74138(1) G 图424两片74138扩展为4线一16线译码器 2.实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应,因此辅以适当的门电路,便可实现 任何组合逻辑函数 例4.2.1试用译码器和门电路实现逻辑函数 L=AB+BC+AC 解:(1)将逻辑函数转换成最小项表达式,再转换 成与 非一与非形式。 L= ABC +ABC+ABC +ABC=m3+ms+m6+mm7 (2)该函数有三个变量,所以选用线一8线译码「与1的1器 74138 用一片74138加一个与非门就可实现逻辑函数L,逻 74138 辑图 如图42.5所示 例4.2.2某组合逻辑电路的真值表如表424所示, ABC试用 译码器和门电路设计该逻辑电路 图4.2.5例4.2.1逻辑图 解:(1)写出各输出的最小项表达式,再转换成与 与非形式。 L= ABC +ABC+ABC +ABC = m, +m,+m, +m, m,m-m.m F=ABC +ABC+ ABC =ms+ms +ms =m3. msm G=ABC +ABC +ABC+ABC mo+m2+m4 +ms= mo- mym4- ms (2)选用3线—8线译码器74138。设A=A2、B=A1、C=A0。将L、F、G的逻辑表达式与74138 的输出表达式相比较,有 L F=y3Ys·}6 G=}0·Y2Y4Y6 用一片74138加三个与非门就可实现该组合逻辑电路,逻3655,辑图 如图426所示。 y, 6Y Y, 74138 图4.2.6例4.2.2逻辑图
G1 G2 AG2 B 74138(2) 0 A 2 A1 A G1 G2 AG2 B 74138(1) A 1 2 A A0 1 A2 A 1 0 A3 A E 6 2 1 0 Y Y1 4 1 2 Y1 0 Y9 Y7 Y Y5 Y4 Y3 Y Y Y Y 1 5 Y1 3Y 1 1 Y7 Y Y Y 2 Y Y 6 5 4 3 Y 1 0 Y 5 Y 7 Y Y Y Y Y 6 5 4 3 1 0 Y Y Y8 图4.2.4 两片74138扩展为4线—16线译码器 2．实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现 任何组合逻辑函数。 例4.2.1 试用译码器和门电路实现逻辑函数 L = AB + BC + AC 解：（1）将逻辑函数转换成最小项表达式，再转换 成 与 非—与非形式。 L = ABC + ABC + ABC + ABC=m3+m5+m6+m7 = m3 m5 m6 m7 （2）该函数有三个变量，所以选用3线—8线译码 器 74138。 用一片74138加一个与非门就可实现逻辑函数L，逻 辑 图 如图4.2.5所示。 例4.2.2 某组合逻辑电路的真值表如表4.2.4所示， 试 用 译码器和门电路设计该逻辑电路。 解：（1）写出各输出的最小项表达式，再转换成与 非 — 与非形式。 L = ABC + ABC + ABC + ABC m1 m2 m4 m7 m1 m2 m4 m7 = + + + = F = ABC + ABC + ABC m3 m5 m6 m3 m5 m6 = + + = G = ABC + ABC + ABC + ABC m0 m2 m4 m6 m0 m2 m4 m6 = + + + = （2）选用3线—8线译码器74138。设A=A2、B=A1、C=A0。将L、F、G的逻辑表达式与74138 的输出表达式相比较，有： L Y1 Y2 Y4 Y7 = F Y3 Y5 Y6 = G Y0 Y2 Y4 Y6 = 用一片74138加三个与非门就可实现该组合逻辑电路，逻 辑 图 如图4.2.6所示。 3 1 1 2 Y G Y Y 74138 A 0 5 0 Y 2A G G Y 7 1 Y Y2 Y 4 A 6 A 2B 1 0 0 A B C 图4.2.6 例4.2.2逻辑图 G F L 1 G 0 A 74138 1 G2A 2B 2 G A A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 1 0 0 A B C L 图4.2.5 例4.2.1逻辑图
表424 1422的真值表 C 可见,用译码器实现多输出逻辑函数时,优点更明显。 3.构成数据分配器 数据分配器——将一路输λ数据根据地址选择码分配给多路数据输岀中的某一路输 它的作用与图427所示的单刀多掷开关相似 数 D 数 据 n位地址选择信号 图4.2.7数据分配器示意图 由于译码器和数据分配器的功能非常接近,所以译码器一个很重要的应用就是构成数据 分配器。也正因为如此,市场上没有集成数据分配器产品,只有集成译码器产品。当需要数 据分配器时,可以用译码器改接 例4.2.3用译码器设计一个“1线-8线”数据分配器。 D 表425数据分配器功能表 地址选择信号 输出 D D3 000 G 6P-D6 010 也址选择信号 100 D=Da 图428用译码器构成数据分配器 110 D=D6
表4.2.4 例4.2.2 的真值表 输 入 输 出 A B C L F G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0 0 可见，用译码器实现多输出逻辑函数时，优点更明显。 3．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输 出。 它的作用与图4.2.7所示的单刀多掷开关相似。 由于译码器和数据分配器的功能非常接近，所以译码器一个很重要的应用就是构成数据 分配器。也正因为如此，市场上没有集成数据分配器产品，只有集成译码器产品。当需要数 据分配器时，可以用译码器改接。 例4.2.3 用译码器设计一个“1线-8线”数据分配器。 图4.2.8 用译码器构成数据分配器 表4.2.5 数据分配器功能表 地址选择信号 输出 A2 A1 A0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 D=D0 D=D1 D=D2 D=D3 D=D4 D=D5 D=D6 D=D7 0 Y Y1 Y2 3 Y 4 Y Y5 Y6 7 A A A Y 2 1 0 G2A G1 G2B 74183 D 1 0 0 D D1 D2 D3 D4 D5 D6 D7 输 出 据 数 数 输 入 据 地址选择信号 D n位地址选择信号 D0 D1 D 2 … n-1 图4.2.7 数据分配器示意图 数 数 据 据 输 输 入 出
四.数字显示译码器 在数字系统中,常常需要将数字、字母、符号等直观地显示出来,供人们读取或监视系 统的工作情况。能够显示数字、字母或符号的器件称为数字显示器 在数字电路中,数字量都是以一定的代码形式出现的,所以这些数字量要先经过译码 才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称 为数字显示译码器 常用的数字显示器有多种类型 按显示方式分,有字型重叠式、点阵式、分段式等 按发光物质分,有半导体显示器,又称发光二极管(LED)显示器、荧光显示器、液晶显 示器、气体放电管显示器等。 目前应用最广泛的是由发光二极管构成的七段数字显示器 1.七段数字显示器原理 七段数字显示器就是将七个发光二极管(加小数点为八个)按一定的方式排列起来,七 段a、b、c、d、e、八、g(小数点DP)各对应一个发光二极管,利用不同发光段的组合,显 示不同的阿拉伯数字 -2=E□ d sc DP 图429七段数字显示器及发光段组合图(a)显示器(b)段组合图 按内部连接方式不同,七段数字显示器分为共阴极和共阳极两种。 COM ∫gDp b c d e f 图42.10半导体数字显示器的内部接法(a)共阳极接法(b)共阴极接法 半导体显示器的优点是工作电压较低(1.5 3V)、体积小、寿命长、亮度高、响应速度快、工作 可靠性高。缺点是工作电流大,每个字段的工作电流 b c d 约为10mA左右 7448 BI/RBO RBI
四．数字显示译码器 在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系 统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。 在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码， 才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称 为数字显示译码器。 常用的数字显示器有多种类型。 按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显 示器、气体放电管显示器等。 目前应用最广泛的是由发光二极管构成的七段数字显示器。 1．七段数字显示器原理 七段数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七 段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显 示不同的阿拉伯数字。 图4.2.9 七段数字显示器及发光段组合图 （a）显示器 （b）段组合图 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。 图4.2.10 半导体数字显示器的内部接法 （a）共阳极接法 （b）共阴极接法 半导体显示器的优点是工作电压较低（1.5～ 3V）、体积小、寿命长、亮度高、响应速度快、工作 可靠性高。缺点是工作电流大，每个字段的工作电流 约为10mA左右。 f a b c d e g DP d c DP COM e g f COM a b COM COM a a b b c c d d e e f f g g DP DP a b c d g e f A3 A2 A1 A0 7448 LT RBI BI/RBO
